Apilador de cajas usando una tarjeta digital

ESCUELA SUPERIOR POLITÉCNICA DEL LITORAL

FACULTAD DE INGENIERIA EN
EN ELECTRICIDAD Y COMPUTACIÓN

LABORATORIO DE SISTEMAS DIGITALES
PROYECTO # 1
APILADOR DE CAJAS
Integrantes:

* Desiré Jumbo Lucas
* René Corozo Koroleva

Paralelo: 9

Profesor: Ing. CÉSAR MARTIN BARREIRO

ESPECIFICACIONES
Diseñe y construya un circuito digital que controla el proceso de apilamiento decajas de refrescos. La máquina recibe las cajas, una por una desde el lado de suministro y las coloca, una sobre otra encima de un transportador, en el lado de descarga hasta formar pilas de tres cajas.

El sistema recibe las siguientes señales:
Caja presente.H: Toma valor alto (H) cuando hay una caja en el lado de suministro.
Pila completa.L: Toma valor bajo (L) cuando en el lado de descarga seha completado una pila de tres cajas.

El sistema envía las siguientes señales:
Apilas.H: Al tener un valor alta (H), toma la caja del lado de suministro y la deposita sobre el transportador de descarga, como primera caja o sobre las existentes.
Desalojar.L: Al tomar valor bajo (L) ordena desalojar la pila, moviendo el transportador en el lado de descarga.
Display.H: Señal de 7 bits quehabilita un display de siete segmentos que indica el número de cajas presente en la pila actual.

Funcionamiento del sistema:
Al inicio, el sistema espera hasta que exista una caja presente en el lado de suministro (Caja presente.H = H), cuando esto ocurre se da la orden de apilar la caja (Apilar.H = H), esta señal se mantiene hasta que no haya caja presente en el lado de suministro, luego de locual la máquina queda lista para recibir otra caja. Para formar la pila se debe repetir este procedimiento tres veces.
Una vez que se ha completado la pila, el sistema recibe una señal (Pila completa.L = L), en ese momento el sistema debe ordenar desalojar la pila del lado de descarga (Desalojar.L = L) hasta que la señal de pila completa (Pila completa.L = H) desaparezca. En ese momento el sistemadebe quedar listo para formar otra pila de tres cajas.
Si la pila se completa antes del tercer intento, el sistema debe desalojar la carga y prepararse para formar una nueva pila de tres cajas.
Si al final del tercer apilamiento, la pila no está completa, el sistema debe agregar una caja más a la pila y volver a verificar si se completo, caso contrario debe repetir lo anterior.
En todo momentoel display debe indicar el número de cajas presentes en la pila que se está formando en ese momento.
DIAGRAMA DE BLOQUES

Reset

EnC
Clock

LdC

PC

De
CP

Ap

Display
Caja_ Pila
EnT Convertidor BCD_7seg Dsp
Caja_ Pila
LdC
EnC
Reset
Clock







DIAGRAMA ASM
T1
Reset
EnC LdC

T2
0
0
0
1
1
1
1
0
0
1
1
1
0
1
EnC ApEnC Ap

CP
CP
PC
PC
PC
EnC De LdC

EnC Ap

CP
PC

T6

T3

T4

T6


Entradas y salidas del ASM
Reset => Reset del sistema
LdC=> Load para que el contador se encere.
EnC=> Load para que el contador comience su función.
PC=> Pila Completa
CP=> Caja Presente
Ap=> Apilar
De=>DesalojarDIAGRAMA DE TIEMPO





PARTICIÓN FUNCIONAL

DESCRIPCIÓN VHDL
CONTROLADOR

LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.std_logic_unsigned.ALL;
ENTITY CONTROLADOR IS
PORT(
Resetn, Clk, PC, CP : IN STD_LOGIC;
EnC, LdC, De, Ap : OUT STD_LOGIC);
END CONTROLADOR;

ARCHITECTURE a OF CONTROLADOR IS
TYPE estado is(T1,T2,T3,T4,T5,T6);
SIGNAL y: estado;
BEGIN
PROCESS(Resetn, Clk)
BEGIN
IF(Resetn='1') then y<=T1;
ELSIF (Clk'EVENT AND Clk='1') then
CASE y IS
when T1=> y<=T2;
when T2=> IF PC='1' then
IF CP='1' then y<=T3;
else y<=T2; END IF;
ELSE y<=T6; END IF;
when T3=> IF PC='1' then
IF CP='1' then y<=T4;
else...