Arquitectura De Computadores

TALLER 6, Capítulo N° 14: Paralelismo en las instrucciones y procesadores superescalares
Libro Guía: Organización y Arquitectura de Computadores, William Stallings, 7ª edición.
Resuelva laspreguntas de repaso del capítulo (página 558)
Resuelva los problemas 14.1, 14.2, 14.5 y 14.6 (páginas 559 a 561)
Preguntas de exámenes anteriores
Parte A (XX%) Preguntas FALSO/VERDADERO
Cadapregunta vale 2 puntos por respuesta correcta, 0 puntos si no se contesta y –1/2 punto si la respuesta es incorrecta. Marque F ó V en cada declaración o deje en blanco si no desea arriesgarse.

1.___V___ El término Superescalar hace referencia a una máquina diseñada para mejorar la velocidad de ejecución de las instrucciones escalares.
2. ___V___ Un procesador superescalar usa múltiples cauces deinstrucciones independientes.
3. ___V___ En un procesador superescalar cada cauce consta de múltiples etapas, de tal manera que puede tratar varias instrucciones a la vez.
4. ___V___ Losprocesadores superescalares utilizan métodos tradicionales de predicción de saltos para maximizar la utilización del cauce de instrucciones.
5. ___V___ Un procesador superescalar puede eliminar algunasdependencias innecesarias mediante el uso de registros adicionales y el renombramiento de las referencias a registros del código original.
6. ___V___ En la supersegmentación se dobla la velocidad externade reloj para poder realizar dos tareas internas en cada ciclo de reloj interno.
7. ___F___ La dependencia de datos verdadera (o dependencia de escritura-lectura) se basa en el hecho que unainstrucción se puede captar pero no se puede decodificar hasta que otra instrucción que la precede se ejecute.
8. ___F___ Las limitaciones del paralelismo en las instrucciones a las que el sistema debeenfrentarse son: el orden de captación de las instrucciones, el orden de ejecución y el orden en que se actualizan los contenidos de memoria.

9. ____V___ Los conflictos en los recursos se pueden...