Bachiller

1. Realizar el diagrama de tiempo para Y1.L, Y2.L, Y3.L y F.H ( vale 3 puntos)


2. Aplicando diseño modular implementar un circuito que cumpla las siguientes especificaciones. El circuito tienedos entradas de datos de 4 bits cada una ( A en XS3 y B en Gray ), tiene dos entradas de control X1.H y X2.H. La salida C.H de 7 bits esta dada en función de la siguiente tabla:
X1.H
X2.H
C.H
00
(A)2
0
1
(B)2
1
0
(A)NBCD
1
1
(B)XS3

X1.H X2.H
4
(A)XS3 7
C.H
(B)GRAY 4


Para la implementación utilice sumadores,comparadores, multiplexores, decodificadores y puertas
lógicas adicionales ( vale 4 puntos )


3.- Diseñar un circuito lógico que efectuara la suma modulo 4 donde X y Y son datos de dos bitutilizando MUX de 8-1. La tabla para la suma modulo 4 es la siguiente: Por Ej. : 3+3 según la tabla es 2, por eso que en la intersección de la fila 3 y columna 3 se encuentra un dos.

X 01 2 3
Y
0 0 1 2 3
X Z
1 1 2 3 0

2 2 30 1 Y

3 3 0 1 2











4.- Dado el siguiente mapa de karnaugh, determine la expresión mínima en términos de EXOR eimplemente la expresión usando la menor cantidad posible de puertas EXOR de 2 entradas

A

0 1 0 1

1 0 1 0
D0 1 0 1
C
1 0 1 0

B


5.-Simplificar usando el método de Variable Entrante al Mapa donde deberá ingresar la menossignificativa mapas de Karnaugh:

a) F ( K, D, L, M, S ) =  3, 4, 5, 6, 7, 10, 11, 12, 13, 14, 15, 19, 23, 24, 25, 26, 27, 28, 29, 30, 31


b) F ( A, B, C, D ) = ( A’ B C’ + A BC’ + A...