Circuito en lógica combinacional

Solo disponible en BuenasTareas
  • Páginas : 5 (1144 palabras )
  • Descarga(s) : 0
  • Publicado : 10 de enero de 2012
Leer documento completo
Vista previa del texto
Disponemos de tres señales P2, P1 y P0 con las que queremos controlar el funcionamiento de una Unidad Aritmético Lógica, pero la programación de la ALU no depende directamente de estas señales sino de la prioridad de estas señales. Así, el criterio de prioridad de las señales es P2>P1>P0 y las operaciones de las palabras de 4 bits que debe realizar la ALU son las siguientes:
a) Si la prioridades de la señal P2, la operación que debe realizar es la operación aritmética sin acarreo A PLUS B.
b) Si la prioridad es de la señal P1 entonces debe realizar la operación lógica A+B.
c) Si la prioridad es de P0 entonces debe hacer la operación aritmética con arrastre .
d) Si las señales son todas cero (ninguna es prioritaria) entonces la ALU debe ponerse a 0.
Diseñe el circuito codificadorcon prioridad y úselo para controlar las operaciones de la ALU que se han especificado.

Este circuito codificador con prioridad cuenta con tres señales de entrada (P2, P1 y P0), la prioridad de estas señales es P2>P1>P0 que corresponden a los pulsos de reloj DSTM1, DSTM2 y DSTM3 respectivamente.

Según los valores de entrada se podrán tener cuatro valores de salida que corresponderán a lasoperaciones que realizará la ALU. Para representar estos cuatro valores o estados nos basta con tener dos bits de salida del circuito, S1 y S2, que corresponden a las salidas U1A y U2A respectivamente.
La expresión matemática del circuito es la siguiente:

S1 = P2 + P1 y S2 = P2 + [inv(P1).(P0)]

Que daría forma a la tabla de verdad teórica:

P2 P1 P0 S1 S2 Operación en la ALU
0 0 0 0 0Cero
1 x x 1 1 A PLUS B
0 1 x 1 0 A + B
0 0 1 0 1 (A+B) PLUS A PLUS 1

Donde x puede tomar el valor 0 o 1 indistintamente porque el valor 1 marca la prioridad P2>P1>P0 .

El circuito que representa las dos ecuaciones S1 = P2 + P1 y S2 = P2 + [inv(P1).(P0)] es:



Para simular este circuito los relojes han sido configurados de la siguiente manera:

 DSTM1 : ONTIME = 1ms, OFFTIME =1ms.
 DSTM2 : ONTIME = 2ms, OFFTIME = 2ms.
 DSTM3 : ONTIME = 3ms, OFFTIME = 3ms.

Para realizar la simulación del circuito se han ajustado los siguientes parámetros:
 Menú Analysis
 Setup…
 Transient…
 Print Step: 10ns
 Final Time: 6ms

Una resolución de 10ns para un tiempo total de 6ms es suficiente para que, entre los tres relojes, se den todas las posibles combinaciones deentrada.



Recordando que DSTM1 = P2, DSTM2 = P1, DSTM3 = P0, U1A = S1, U2A = S2, y además 1 = Alta y 0 = Baja tenemos que:

Periodo P2 P1 P0 S1 S2 Operación en la ALU
De 0 a 1ms 0 0 0 0 0 Cero
De 1 a 2ms 1 0 0 1 1 A PLUS B
De 2 a 3ms 0 1 0 1 0 A + B
De 3 a 4ms 1 1 1 1 1 A PLUS B
De 4 a 5ms 0 0 1 0 1 (A+B) PLUS A PLUS 1
De 5 a 6ms 1 0 1 1 1 A PLUS B

En la tabla de verdad práctica,obtenida a partir del cronograma, se observa que los resultados coinciden con los de la tabla de verdad teórica.

El circuito final debe realizar cuatro operaciones, una lógica y tres aritméticas:
 A + B
 A PLUS B
 (A + B) PLUS A PLUS 1
 Cero

Para seleccionar la operación la ALU dispone de cuatro entradas de selección (S3, S2, S1 y S0), una entrada M para elegir el tipo de operación(aritmética o lógica) y una entrada CN para determinar si la operación es con acarreo o no.
Tomando 1=H (Alta) y 0=L(Baja) y teniendo en cuenta las especificaciones de la ALU SN74181, para seleccionar las operaciones indicadas en el enunciado, las entradas de la ALU tienen que tomar estos valores:

Op. ALU S3 S2 S1 S0 M CN
Cero 0 0 1 1 0 0
A PLUS B 1 0 0 1 0 1
A + B 1 1 1 0 1 X
(A + B) PLUS A PLUS1 1 1 0 1 0 0

Donde X puede tomar cualquier valor ya que las operaciones lógicas no tienen acarreo.

La selección de la operación que realizará la ALU depende del circuito codificador con prioridad que ha sido diseñado anteriormente. Dependiendo de tres entradas (P2, P1 y P0) este circuito obtendrá dos señales de salida (que a partir de ahora llamaremos C1 y C2 para no confundirlas con...
tracking img