contador ff

Reporte f.f jk con mux en vhdl
Cortés López Felipe Mauricio
Para iniciar con el proyecto primero abrimos el programa ISE de xilinx 9.2i
Y seguimos con los siguientes pasos: filenew proyectnamey aparece una ventana donde debemos poner el nombre que en nuestro caso es ffjk.









Después presionamos el botón next y seguimos con el resto de la configuración.
Product- GeneralPurpose
Family- Esparta 6
Device- x16
Preferent lenguaje VHDL
Una vez que el proyecto está configurado, abrimos proyect-new source wizard y se nos habre otra ventana donde debemos poner lasentradas y salidas de la caja negra (pines) en define module.en este caso las entradas y salidas son:
J,k,reloj de tipo in, y q que es de tipo inout ya que ocuparemos esta misma señal q tanto de salida comode entrada.












Presionamos next y automáticamente nos genera un código de programa vhdlCon las entradas y salidas que previamente hemos declarado y algunos comentarios quesuprimiremos ya que no son necesarios y solo nos ocupa espacio en el código. Nos queda de esta forma:









Lo compilamos con Check syntax en la ventana process



Como no tieneinstrucciones el programa debe estar bien. Luego presionamos en view synthesis report donde nos muestra la caja negra o entidad con las entradas y salidas que declaramos previamente. Y nos debe mostrar elsiguiente esquema.












Ahora estamos listos para escribir instrucciones en lenguaje vhdl para asi darle un funcionamiento a nuestra entidad. En este caso queremos implementar un flip-flop jk con un mux, utilizando la instrucion case, pero primero debemos inicializar las variables a ´0´ , después dentro de la arquitectura debemos declarar una señal jk como vector, en inicio(begin) le asignamos el valor j concatenado con k.
Acontinuacion escribimos process, begin y la instrucción wait until rising_edge(reloj ) para que trabaje con el flanco de subida y después el ´ case ´...