Contador xilins

Solo disponible en BuenasTareas
  • Páginas : 4 (838 palabras )
  • Descarga(s) : 0
  • Publicado : 29 de abril de 2011
Leer documento completo
Vista previa del texto
ESCUELA POLITÉCNICA DEL EJÉRCITO

SEDE - LATACUNGA

INGENIERÍA ELECTRÓNICA

DISEÑO VLSI

Tema: contador con decodificador a 7 segmentos

ALUMNOS:

* CLAUDIO GUEVARA
* DAVIDNARVAEZ
* NANCy VELAZCO
* JOANNA CHILIQUINGA

NIVEL:
SÈPTIMO electrónica
FECHA:
25-01-201

1. ESPECIFICACION:

El documento que a continuación sepresenta corresponde a un contador ascendente que además incluye un decodificador de siete segmentos, empleado para poder visualizar los bits utilizando elementos propios de la tarjeta Spartan-3ANde Xilinx, como son sus leds, a manera de un display. Incluye además un circuito de reloj previamente diseñado aumentado un divisor de frecuencia para apreciar de mejor manera el cambio entre bita bit, ya que el reloj que almacena la tarjeta internamente trabaja con una frecuencia demasiado alta es necesario realizar este divisor de frecuencia para que el cambio de nivel y por ende lavisualización de las salidas sea perceptible al ojo humano.

2. DIAGRAMA DE BLOQUES:

3. DIAGRAMA ESQUEMATICO:

* Las salidas a los leds, son los pines:

* R 20 Código 0
* T 19Código 1
* U 20 Código 2
* U 19 Código 3
* V 19 Código 4
* V 20 Código 5
* Y 22 Código 6

* La entrada de reloj es el pin:
E12
4. DIAGRAMA DETEMPORIZACION:

5. DESCRIPCION DEL DISPOSITIVO EN LOGICA ESTRUCTURADA:

* PROGRAMA PRINCIPAL:
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
useIEEE.STD_LOGIC_UNSIGNED.ALL;

entity Principal is
Port ( relog : in STD_LOGIC;
salida : out STD_LOGIC_VECTOR (6 downto 0));
end Principal;

architecture Behavioral of Principal is
component RELOJG isPort ( CLK_IN : in STD_LOGIC;
CLK_OUT : out STD_LOGIC);
end component;

component contador is
Port ( clk : in STD_LOGIC;
q : out STD_LOGIC_VECTOR (3 downto 0));...
tracking img