Contador

CIRCUITO INTEGRADO 74LS193
El circuito integrado con matricula 74LS193 es un modulo contador binario ascendentedescendente. Este contador binario cuenta con relojes separados para cuenta ascendente y cuenta descendente y ambos modos de operación operan sincrónicamente (con la aplicación de una señal de reloj). El cambio de estado sincrónico a la salida del 74LS193, se obtiene con transiciones denivel bajo a nivel alto de la señal de reloj. En Fig. 1 se muestra el diagrama esquemático con la distribución de pines para el 74LS193 y en la tabla 1, se enlista los nombres de los pines que integran a este modulo contador binario.

Fig. 1. Diagrama esquemático de conexión del 74LS193

Tabla 1. Asignación y función de los pines en el 74LS193 Pin CPU CPD MR PL Pn Qn TCD TCU Función Entradadel pulso de reloj para el modo de operación como contador ascendente Entrada del pulso de reloj para el modo de operación como contador descendente Entrada de reseteo asincrónico Entrada de carga asincrónica en paralelo (activada con nivel bajo) Entrada de datos en paralelo Salida de los flip-flops Terminal de salida de conteodescendente (préstamo) Terminal de salida de conteoascendente (carga)El 74LS193 es también utilizado para simplificar el diseño de contadores de múltiple etapas, ya que posee dos pines que permiten ser utilizados como relojes para etapas subsecuentes sin utilizar lógica adicional, y así poder desarrollar contadores de N dígitos. Estos pines se identifican como salidas terminal contador-ascendente (TCU) y terminal contador-descendente (TCD).

Electrónica digital1

FUNCIONAMIENTO DEL CONTADOR BINARIO El 74LS193 es un contador ascendente/descendente sincrónico de 4 bits. Este contador sincrónico de 4 bits contiene en su interior cuatro flip-flop T, con compuertas internas y lógica dirigida para proveer un reseteo, y predeterminado por cada flip-flop T. Cambios de estado sincrónico, se logra por la operación de compuertas dirigidas a todas las etapasdesde una línea común de conteo ascendente y una línea común de conteo descendente, así se consigue que todos los flip-flop T, sean inicializados simultáneamente. Inicialmente las salidas pin TCU y pin TCD están normalmente en alto, sin embargo, cuando se alcanza el máximo estado de conteo de 15 para el 74LS193, se provoca un nivel bajo en el pin TCU, por una transición de nivel alto a nivel bajodel reloj de un contador ascendente, durante la entrada del pulso de reloj para el modo de operación CPU permanezca en un nivel bajo. Similarmente, se provoca un nivel bajo en el pin TCD, por una transición de nivel alto a nivel bajo del reloj de un contador ascendente, durante la entrada del pulso de reloj para el modo de operación CPD permanezca en un nivel alto. Debido a que las salidas de lospines 12 (TCU) y 13 (TCD) del diagrama esquemático de Fig. 1, repiten la secuencia de reloj, y estás señales se pueden usar como señales de entrada de reloj a un circuito de mayor orden en un contador de N dígitos. Cada flip-flop T tiene una capacidad de una carga paralela asincrónica, que permite al contador binario de 4 bits ser preestablecido, es decir programado. Cuando la carga paralela (pin11) y la entrada de reseteo (pin 14) están en un nivel bajo, la información presente en las entradas de datos en paralelo (P0, P1, P2, P3) se carga en el interior del contador y aparece sobre las salidas sin tomar en consideración las condiciones de las entradas de reloj CPU ó CPD. Un nivel alto sobre el pin 14 deshabilitará las compuertas preestablecidas, tomando prioridad sobre ambas entradas dereloj CPU ó CPD, y cada salida (Q0, Q1, Q2, Q3) sostendrá un nivel bajo. Si una de las entradas de reloj está en un nivel bajo durante y después de la operación de reseteo o carga, la siguiente transición de nivel abajo a nivel alto para CPU ó CPD, se interpretará como una señal de reloj y reiniciará el conteo. CONFIGURACIONES BÁSICAS En está sección se muestran cuatro modos de aplicación para...