Cplds

Solo disponible en BuenasTareas
  • Páginas : 6 (1329 palabras )
  • Descarga(s) : 4
  • Publicado : 10 de noviembre de 2009
Leer documento completo
Vista previa del texto
PLD Complejas: CPLD (XC9572)
Estas estructuras extienden el concepto de PLD a un nivel de integración superior; esto es, se dispone de mayor número de puertas y de entradas/salidas en un circuito programable (con lo que se disminuye el tamaño del diseño, el consumo y el precio). Cada CPLD contiene bloques lógicos, cada uno de ellos similar a una estructura PAL. Estos bloques lógicos se comunicanentre si por medio de interconexiones programables, con lo que se optimizan los recursos incorporados al chip. Cada dispositivo XC9572 es un subsistema consistente en múltiples bloques funcionales (FBs) y bloques de Entrada/Salida (IOBs) completamente interconectados mediante una matriz de conmutación FastCONNECT. IOB proporciona soporte a los dispositivos de entrada y Salida. Cada FB proporcionauna capacidad de lógica programable con 36 entradas y 18 salidas. La matriz FastCONNECT todas las señales de Entrada y Salida de los FB a las entradas de los FB. Ver la Figura 1

BLOQUES FUNCIONALES
Cada bloque funcional, como muestra la figura 2, contiene 18 macro celdas independientes, cada una de ellas capaz de implementar un función combinacional o secuencial. Los FBs también recibenseñales de reloj global, habilitación de salidas y Set/Reset. Los FBs generan 18 salidas y sus correspondientes señales de habilitación de salidas que también controlan el IOB. La lógica dentro de los FB está implementada usando una representación de suma de productos. Treinta y seis entradas proporcionan 72 señales junto con sus complementadas en una matriz AND programable para formar 90 términosproductos. Cualquier cantidad de estos términos productos, hasta los 90 disponibles, pueden ser asignados a cada macrocelda por el término producto localizador. Cada FB soporta caminos de realimentación local, lo que permite que cualquier número de las salidas de los FB sean reintroducidas en sus propias matrices AND programables si ir fuera del FB. Estos caminos son usados para crear contadores muyrápidos y máquinas de estado donde todos los estados están dentro del mismo FB.

MACROCELDAS
Cada macrocelda puede ser configurada individualmente para que implemente una función combinacional o secuencial. La macrocelda y el FB asociado se muestran en la figura 3. Cinco términos productos desde la matriz AND están disponibles para ser usados como entradas de datos primarios (Hacia las puestasOR y XOR) para implementar funciones combinacionales, o como entradas de control, set/reset, y output enable. El término producto asignador asociado con cada macrocelda selecciona como los cinco términos son usados. Los biestables usados en las macroceldas pueden ser configurados como D o T, o pueden ser no utilizados para implementar una función combinacional. Cada flip-flop soporta soportaoperaciones tanto síncronas como asíncronas. Todas las señales de control globales están disponibles para cada macrocelda individualmente, incluyendo el reloj, set/reset, y las señales de habilitación de la salida. Como se muestra en la figura 4, el reloj del biestables de la macrocelda se genera desde cualquiera de las tras señales globales de reloj o desde un término producto reloj. Tanto la polaridaddirecta como la complementada del pin GCK pueden ser usadas dentro del disposistivo.

ASIGNADOR DE TÉRMINOS PRODUCTOS
El asignador de términos productos controla como los cinco términos productos son asignados a cada macrocelda. Por ejemplo, los cinco términos productos pueden agruparse en una función OR, como se muestra en la figura 5.

El asignador de términos producto puede reasignarotro término producto dentro del FB para incrementar la capacidad lógica de las macroceldas más allá de los cinco términos directos. Cualquier macrocelda que necesite términos productos adicionales puede acceder a los términos productos de otras macroceldas dentro del FB. Hasta 15 términos productos pueden estar disponibles en una sola macrocelda con solo un pequeño retraso adicional de tPTA...
tracking img