Digital rampa ADC - Flash ADC

Digital rampa ADC
También conocido como el tipo escalera-rampa, o simplemente contrarrestar el convertidor A / D, esto es bastante fácil de entender, pero por desgracia sufre de varias limitaciones.
La idea básica consiste en conectar la salida de un contador binario de funcionamiento libre a la entrada de un DAC, a continuación, comparar la salida analógica del DAC con la señal de entradaanalógica a digitalizar y utilizar la salida del comparador de decirle al mostrador cuando parar contar y restablecimiento. El siguiente esquema muestra la idea básica:

A medida que el contador cuenta hacia arriba con cada pulso de reloj, el DAC genera un poco más alto (más positiva) Tensión. Este voltaje se compara con la tensión de entrada por el comparador. Si la tensión de entrada es mayor quela salida del DAC, la salida del comparador será alta y el contador continuará contando normalmente. Eventualmente, sin embargo, la salida DAC excederá la tensión de entrada, provocando la salida del comparador de ir bajo. Esto hará que ocurran dos cosas: en primer lugar, el alto a bajo transición de la salida del comparador hará que el registro de desplazamiento de "cargar" lo que cuenta binariase está emitiendo por el contador, actualizando así la salida del circuito de la ADC, en segundo lugar, la contador recibirá una señal baja en la entrada activa-baja carga, haciendo que se restablece a 00000000 en el siguiente pulso de reloj.
El efecto de este circuito es para producir una salida del DAC que las rampas hasta cualquier nivel de la señal de entrada analógica es a, la salida elnúmero binario correspondiente a ese nivel, y empezar de nuevo. Trazado con el tiempo, se ve así:

Nótese cómo el tiempo entre actualizaciones (nuevos valores de salida digitales) cambia dependiendo de qué tan alto el voltaje de entrada es. Para niveles bajos de señal, los cambios son más bien en espacio cerrado. Por niveles de señal superiores, están más espaciadas en el tiempo:

Para muchasaplicaciones ADC, esta variación en la frecuencia de actualización (tiempo de muestreo) no sería aceptable. Esto, y el hecho de que la necesidad del circuito para contar todo el camino desde 0 al comienzo de cada ciclo de cálculo hace relativamente lento de muestreo de la señal analógica, coloca el ADC de rampa digital en desventaja respecto a otras estrategias de venta libre.





Un método dehacer frente a las deficiencias de la rampa digital de ADC es la denominada aproximación sucesiva ADC. El único cambio en este diseño es un circuito contador muy especial conocido como un registro de aproximaciones sucesivas. En lugar de contar en secuencia binaria, este registro cuenta por tratar todos los valores de los bits empezando por el bit más significativo y terminando en el bit menossignificativo. A lo largo del proceso de recuento, el registro supervisa la salida del comparador para ver si la cuenta binaria es menor o mayor que la entrada de señal analógica, el ajuste de los valores de bit en consecuencia. La forma en que los recuentos de registro es idéntico al método de "prueba y ajuste" de la conversión de decimal a binario, el cual los valores diferentes de bits se trataronde MSB a LSB para obtener un número binario que es igual al número decimal original de. La ventaja de esta estrategia es contar resultados mucho más rápidos: los converge de salida del CAD sobre la entrada de señal analógica en pasos mucho más grandes que con la secuencia de cuenta 0-a-lleno de un contador de regular.
Sin mostrar el funcionamiento interno del registro de aproximaciones sucesivas(SAR), el circuito es el siguiente:

Cabe señalar que la SAR es generalmente capaz de dar salida el número binario en serie (un bit a la vez) formato, eliminando así la necesidad de un registro de desplazamiento. Trazado con el tiempo, el funcionamiento de una aproximación sucesiva ADC se ve así:

Tenga en cuenta cómo se producen los cambios de este ADC a intervalos regulares, a diferencia...