Diseño, implementación y simulación de un circuito en lógica secuencial

SEGUNDA ACTIVIDAD EVALUABLE
1: Asignatura: FUNDAMENTOS de SISTEMAS DIGITALES Diseño, Implementación y Simulación de un Circuito en Lógica Secuencial

2: Título de la Actividad:

3: Datos personales: - Nombre y Apellidos: Jorge Pérez Tester - DNI: 33465980Z - Centro asociado: Alzira – Valencia (Valencia) “Francisco Tomás y Valiente” 4: Código de la actividad que le ha correspondido realizar:A-E-2-080 5: Enunciado. Enunciado A-E-2-080 Esta actividad consiste en el diseño e implementación en el un circuito secuencial que consta de tres bloque funcionales que realizan funciones claramente diferentes. El primer bloque consiste en construir un reloj con el circuito de tiempo 555 funcionando como astable. El segundo bloque consiste en obtener, a partir de este reloj, una onda cuadrada demayor periodo y, por ultimo, el tercer bloque consiste en construir un autómata finito controlado por el tren de pulsos anterior y que actúe de una forma u otra en función de si este pulso está en alta o en baja. Por tanto, el esquema a nivel de diagrama de bloques del circuito a diseñar y simular es el de la siguiente figura:
Generador de la señal de control, x Q1 Q0

Reloj 555

Reloj

xCircuito secuencial de 2 bits

t1 t2
Reloj X

T

tm = 4T

tm = 4T

Diseñe el sistema lógico secuencial de la figura para que el circuito secuencial de 2 bits realice las siguientes funciones: - Si x=0 no cambia de estado. Es decir, permanece en el mismo estado con independencia del estado en el que se encuentre. - Si x=1 y está en el estado 00 pasa al estado 01 y si está en el 01 pasaal estado 00. Análogamente, si está en el estado 10 pasa al estado 11 y si está en el estado 11 pasa al estado 10.

Apellidos, nombre: Pérez Tester, Jorge DNI: 33465980Z

1/9

Fundamentos de Sistemas Digitales 1.- BLOQUE 1: DISEÑO DEL RELOJ 555 COMO ASTABLE.
1.1.- Funcionamiento del circuito 555 como astable.

A-E-2-080

Al poner en marcha el circuito, el condensador C2 se encuentradescargado (figura 2), y aplica una tensión inicial cero al terminal 6 (UMBRAL), y al terminal 2 (DISPARO). En estas condiciones la salida del biestable RS es Q = 0 (R = 0 y S = 1), lo que lleva la salida a nivel “alto”, Vo = 1 (terminal 3). Esta situación se mantiene mientras dura la carga del condensador C2 a través de la resistencia R1, cuando la tensión en C2 alcanza el valor 2 Vcc/3, la salidapasa a Q = 1, haciendo cambiar la salida a estado bajo, Vo = 0, e iniciando la descarga de C2 a través de R2, y del transistor de descarga (terminal 7). Cuando la tensión en C2 ha decrecido hasta el valor 1 Vcc/3, vuelve ha repetirse el ciclo de carga del condensador C2. Mediante los diodos D1 y D2 se consigue que la carga de C2 únicamente dependa de R1, y la descarga sólo de R2, consiguiendo quet1 sea igual a t2, resultando los tiempos de carga y descarga del condensador C2 iguales.

Figura1: Circuito interno temporizador 555

Figura 2: Configuración en modo astable

1.2.- Cálculo de los valores de R1, R2 y C2. Calculamos los valores de C2, R1 y R2 para t1 = t2 = 2ms (aprox.). t1 = 0,693 * R1 * C2 t2 = 0,693 * R2 * C2

Fijando C2 a un valor comercial de 1uF tenemos: R1 = ( t1 *C2 ) / 0,693 = 2.886 ohm R2 = ( t2 * C2 ) / 0,693 = 2.886 ohm Asignamos a R1 y R2 el valor comercial de 2k7, que es el más próximo al valor obtenido. Al terminal 5 le conectamos un condensador de 0,01uF (C1) para filtrar los posibles ruidos de la fuente y evitar pulsos de ruido. Esto se debe realizar cuando no se usa el terminal 5 como entrada de señal de control.

Apellidos, nombre: PérezTester, Jorge DNI: 33465980Z

2/9

Fundamentos de Sistemas Digitales
1.3.- Simulación del circuito temporizador en pspice. A continuación se muestra el circuito temporizador 555 en modo astable y su gráfica : Circuito: multi_astable_555.sch

A-E-2-080

Las correspondencias entre la gráfica y el circuito son: 555: salida del circuito. Donde podemos observar que t1 (tiempo en alta) presenta la...