El Mejor

Universidad Politécnica Salesiana Facultad de Ingenierías Electrónica Electrónica Digital 1. Nombre: Gabriela Fonseca 2. Nivel: 5to. G2 3. Tema: CIRCUITOS GENERADORES DE CLOCK Esta informacion es transcrita de la pagina web Ing-Unpl [1] Es necesario en muchos circuitos electrónicos digitales, emplear algún tipo de sincronización para realizar tareas como: transferencia de datos, control deprocesos, etc. Para ello se emplean circuitos generadores de señal del tipo onda cuadrada con ciclo de trabajo que puede ser al 50% u otro valor. Dichos circuitos son en esencia osciladores que proveen una señal generalmente denominada CLOCK (reloj). Una posible clasificación de los mismos puede ser la siguiente: Osciladores fuertemente alineales Osciladores alineales OSCILADORES FUERTEMENTE ALINEALESEn esta clasificación encontramos a los osciladores del tipo de relajación. Comúnmente se construyen a base de una compuerta inversora y componentes externos del tipo resistencia – capacitor, a fin de lograr mediante técnicas de carga y descarga de este último, generar transiciones de un nivel lógico a otro en forma periódica, en tiempos perfectamente definidos y ajustables. En la figura 1 vemos unejemplo de esto:

Se emplea como compuerta inversora, un simple inversor ó compuerta NAND ó compuerta NOR con las entradas que no se utilicen conectándolas a un nivel lógico adecuado (en NAND a “1” y en NOR a “0” lógico). El tipo de entrada de estas compuertas debe ser del tipo Schmitt Trigger. Este arreglo provee una buena conformación de la señal de salida ya que la curva de transferencia detales dispositivos es como se muestra en la figura 2.

A diferencia de una compuerta común, esta zona de histéresis ayuda a que el circuito sea menos inmune al ruido. En la figura 3 se muestran dos gráficos donde se puede apreciar como responde la salida a cambios en la entrada para dos casos diferentes:

En el primero (izquierda) la señal de entrada tiene una forma de onda con variación muylenta. En el segundo (derecha) la misma señal tiene superpuesto ruido. En este último caso gracias a la histéresis que posee el circuito de entrada de la compuerta Schmitt Trigger, puede conformar a la misma, correctamente, contrariamente como sucedería si se hubiese empleado una compuerta con entrada normal. La carga y descarga del capacitor está definida por los valores de los niveles de tensiónde entrada Vt(+), Vt(-), la tensión de alimentación y de los componentes R y C, podemos escribir las siguientes ecuaciones para obtener los tiempos de permanencia en los niveles bajo y alto de la salida. Se grafica para este caso en vez de un inversor una compuerta NAND de dos entradas. Si la misma tiene la entrada denominada aquí “control” en “1” lógico, cumple la misma función que el inversor.Se muestra también en la figura los diagramas de tiempo que corresponden a las entradas de “control” y de realimentación como así también la salida del oscilador, Vout.

Existe además una limitación en cuanto a la máxima frecuencia de oscilación, no debido a lo anteriormente citado sino a los propios retardos internos de la compuerta que limitan la máxima frecuencia de operación. Esto se haceevidente en CMOS ( ej. Cuádruple NAND Schmitt Trigger de dos entradas), donde los tiempos de retardo de propagación @ 5V de alimentación son de varios cientos de ns ( por ej. 600ns máximo), mientras que los tiempos de subida y bajada son algo menores ( ej. 200ns máximo), limitando dicha frecuencia a menos de 1MHz. En TTL LS ( ej. compuerta 74LS132 cuádruple NAND Schmitt de dos entradas) la máximafrecuencia de operación está en algo menos de 20MHz. Otro tema a tener en cuenta es el de la estabilidad en frecuencia, es decir, la capacidad del oscilador para mantener la frecuencia de oscilación estable dentro de un dado márgen respecto de la frecuencia nominal. Por otro lado los niveles de Vt+ y Vt- también varían con la temperatura pero con distinto signo, aumentando la histéresis con T (...