Fisica

Solo disponible en BuenasTareas
  • Páginas : 6 (1300 palabras )
  • Descarga(s) : 0
  • Publicado : 7 de noviembre de 2010
Leer documento completo
Vista previa del texto
CIRCUITOS LATCH y FLIP-FLOP
I. OBJETIVOS:
1. Analizar el principio de funcionamiento de los flip-flops RS, D, JK y T utilizados comercialmente.
2. Identificar las diferencias entre un Flip-Flop y un “latch” de tipo D.
3. Observar el efecto del reloj en los Flip Flop temporizados y la sincronía de las entradas y salidas.
4. Implementar circuitos utilizando estos dispositivos dealmacenamiento.

II. MATERIALES
- Protoboard, cables de conexión.
- CI. TTL :7400, 7402, 7404, 7408, 7474, 7475, 7476 , otros flip-flops ( 74112)
- Resistencias= 4 x 120 ohm ¼ watt; 4 x 1K ohm; leds x 4.
- Fuente de c.c. +5 voltios, VOM
III. FUNDAMENTO TEÓRICO

LATCH

Un latch es un circuito electrónico usado para almacenar información en sistemas lógicos asíncronos. Un latch puede almacenarun bit de información. Los latches se agrupan en múltiples, algunos de los cuales tienen nombres especiales, como por ejemplo el 'latch quad ' (que puede almacenar cuatro bits) y el 'latch octal' (ocho bits). Los latches son dispositivos biestables que no tienen entrada de reloj y cambian el estado de salida solo en respuesta a datos de entrada, mientras que los flip-flops cuando tienen data deentrada cambian el estado de salida en respuesta a una entrada de reloj.

FLIP FLOP
Un biestable, también llamado báscula (flip-flop en inglés), es un multivibrador capaz de permanecer en un estado determinado o en el contrario durante un tiempo indefinido. Esta característica es ampliamente utilizada en electrónica digital para memorizar información. El paso de un estado a otro se realizavariando sus entradas. Dependiendo del tipo de dichas entradas los biestables se dividen en:
• Asíncronos: sólo tienen entradas de control. El más empleado es el biestable RS.
• Síncronos: además de las entradas de control posee una entrada de sincronismo o de reloj. Si las entradas de control dependen de la de sincronismo se denominan síncronas y en caso contrario asíncronas. Por lo general,las entradas de control asíncronas prevalecen sobre las síncronas.
La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de bajada). Dentro de los biestables síncronos activados por nivel están los tipos RS y D, y dentro de los activos por flancos los tipos JK, T y D.

IV. PARTE EXPERIMENTAL:
1. Latch SR con puertas NOR y NAND – Completar la tablade verdad y el diagrama de señales para los circuitos mostrados. Utilizar compuertas 74LS02 y 74LS00

[pic]
1.1. LACTH S-R CON COMPUERTAS NOR

En nuestra primera experiencia se quiso comprobar los circuitos secuenciales, en este caso el LATCH SR (Tipo NOR); implementado con circuitos combinacionales y retroalimentando las salidas.

Circuito:

[pic]

TABLA DE VERDAD

|S |R|Q |/Q |
|0 |0 |Q n |/Q n |
|0 |1 |0 |1 |
|1 |0 |1 |0 |
|1 |1 |NP |NP |

Grafica:

[pic]

OBSERVACION:

Se sabe que cuando las entradas S y R, están en 1 lógico; la salida Q es un estado No Permitido; experimentalmente se vio que cuando Sy R están en 1 lógico; las salidas Q y Q; estaban en estado de apagado.

CONCLUSIONES:

✓ -El LACTH SR - NOR, es un dispositivo asíncrono dado que no necesita de pulsos de reloj; depende de los niveles lógicos de las entradas R y S para conocer el estado de la salida Q.

✓ -Se pudo comprobar los estados lógicos de un LACTH SR - NOR:

✓ -Si R y S están en 0 (lógico): EstadoMEMORIA
✓ -Si R esta en 1(lógico) y S esta en 0 (lógico): Estado RESET
✓ -Si R esta en 0 (lógico) y S esta en 1 (lógico): Estado SET
✓ -Si R esta en 1 (lógico) y S esta en 1 (lógico): Estado NO PERMITIDO

1.2. LATCH S-R NAND

[pic]

TABLA DE VERDAD

|S |R |Q |/ Q |ESTADO |
|0 |0 |Q n |/ Q n |MEMORIA |
|0 |1 |1 |0 |SET |
|1...
tracking img