Ingeniero

ELECTRONICA DIGITAL CURSO 2012-2013

PRACTICA Nº 1: REALIZACION DE UN DECODIFICADOR
Se desea realizar un decodificador como el de la figura:

Que tenga las siguientes características: Las docesalidas, (decod[0] a decod[11]) deben activarse cuando el conjunto de las 8 entradas {inst,busin} tomen los siguientes valores: clear_c, set_c , skip_c, skip_z, load_d, add_d, store_rd, load_rd,add_rd, xor_rd , and_rd , jmp_add, si si si si si si si si si si si si {inst, busin} {inst, busin} {inst, busin} {inst, busin} {inst, busin} {inst, busin} {inst, busin} {inst, busin} {inst, busin} {inst,busin} {inst, busin} {inst, busin} =8'b0000 0000; => =8'b0000 0001; => =8'b0000 0010; => =8'b0000 0011; => =8'b0001 xxxx; => =8'b0010 xxxx; => =8'b0011 xxxx; => =8'b0100 xxxx; => =8'b0101 xxxx; =>=8'b0110 xxxx; => =8'b0111 xxxx; => =8'b1xxx xxxx; => (decod[0]) =1 (decod[1]) =1 (decod[2]) =1 (decod[3]) =1 (decod[4]) =1 (decod[5]) =1 (decod[6]) =1 (decod[7]) =1 (decod[8]) =1 (decod[9]) =1(decod[10]) =1 (decod[11]) =1

Téngase en cuenta que solamente una de las salidas puede estar activa (tomar el valor 1) a la vez Para ello se va a utilizar el entorno FPGA advantage, los pasos a seguirserán los siguientes: 1) Crear una carpeta dentro de un subdirectorio de datos con el nombre de practicas 2) Abrir el programa, en la ventana desplegable “Options seleccionar:

Y a continuaciónseleccionar la opción Verilog en la pestaña Diagrams, con el fin de que convierta los esquemáticos a Verilog.

3) En el menú “Options” seleccionar Library Mappings..

A continuacion Add..

Enlibrary Name: poner “practicas” y en Root directory apuntar a la carpeta creada en el paso 1.

Pulsar Ok y save en el menú anterior. Con esto se habrá crado una librería con el nombre practicas quees la que se utilizará para las diferentes practicas. 4) Abrir la librería practicas, para ello pulsar sobre el icono open library y seleccionar:

5) La librería deberá aparecer en blanco

6) A...