lab 10 de circuitos discretos

Instituto Tecnológico de Costa Rica – Laboratorio de Circuitos Discretos

1

Experimento 10 – Métodos de acople RC entre
etapas de amplificación
Rosales, Luis

Objetivos—1) Medir voltajes AC y DC en circuitos
amplificadores JFET de múltiples etapas.
2) Obtener valores de ganancia de voltaje Av, impedancia de
entrada Zi e impedancia de salida Zo en circuitos amplificadores
de múltiplesetapas.

La impedancia de entrada se define por (3) y la impedancia
de salida por (4).
𝑍𝑖 = 𝑅 𝐺
𝑍𝑜 = 𝑅 𝐷

(3)
(4)

I. EQUIPO REQUERIDO
Instrumentos:
• Multímetro Digital (DMM)
• Osciloscopio
• Generador de señales
• Fuente de CD
Componentes:
• Resistencias:
o 510Ω [2]
o 1 kΩ [1]
o 2.4 kΩ [2]
o 10 kΩ [1]
o 1 MΩ [3]
• Capacitores:
o 15 µF [3]
o 100 µF [2]
• Transistores:o 2N3823 ó equivalente (2)

Figura 1 – Circuito amplificador JFET

II. RESUMEN TEÓRICO
La polarización en CD de un JFET está determinada por las
características de transferencia del dispositivo (IDSS y Voltaje
Pinch-Off) y el circuito externo al que se conecta.
La ganancia de voltaje en AC en el punto de operación Q
dado por las condiciones de operación, depende de los
parámetros deltransistor: gm o gfs y la resistencia en el drenaje
del circuito.
La ganancia de voltaje en AC (Av) de un amplificador
JFET simplificado (una sola etapa, como se aprecia en la
figura 1) se define en (1)
𝐴𝑣 =

𝑉𝑜
= −𝑔 𝑚 𝑅 𝐷 = −𝑔 𝑚 (𝑅 𝐷 ||𝑅 𝐿 )
𝑉𝑖

𝑔 𝑚 = 𝑔 𝑚0 �1 −

Donde:

𝑉 𝐺𝑆𝑄
2𝐼 𝐷𝑆𝑆
� , 𝑐𝑜𝑛: 𝑔 𝑚0 =
|𝑉𝑝|
𝑉𝑝

(1)

(2)

En este experimento se va a trabajar en el diseño deacoples
RC entre 2 etapas semejantes a las de la figura 1.

III. PROCEDIMIENTO
Parte A – Medición de IDSS y Vpinch-Off
Es necesario obtener los valores de IDSS y VPinchOff para los 2
transistores, dado que las características físicas cambian de un
dispositivo a otro.
A-1 Si está disponible, utilice un trazador de curvas para
determinar estos valores usando VDS=10V y anótelos en la
tabla 1.Luego proceda a la Parte B.
Tabla 1 – Valores característicos de los transistores
IDSS
VPinchOff
JFET: Q1
JFT: Q2

Instituto Tecnológico de Costa Rica – Laboratorio de Circuitos Discretos

2

A-2 Si no es posible utilizar un trazador de curvas,
construya el circuito de la figura 2. (Utilice VDD=10V)

Figura 4- Circuito multi-etapa

Figura 2 – Circuito de medición IDSS
𝑉 𝐷𝐷 − 𝑉 𝐷(5)
𝑅𝐷
Repita el paso anterior utilizando el segundo transistor.
Anote los resultados en la tabla 1.
A-3 Mida VD y dado que VGS = 0, entonces:
𝐼 𝐷𝑆𝑆 =

Tabla 2 – Valores característicos de los transistores
Calculado
Medido
% Diferencia
VD1
VS1
ID1
VGS1
VD2
VS2
ID2
VGS2

B-3 Grafique las curvas para la corriente de drenaje ID en
cada transistor utilizando los valores calculadosy (7)
𝐼 𝐷 = 𝐼 𝐷𝑆𝑆 �1 −

𝑉 𝐺𝑆

𝑉 𝑃𝑖𝑛𝑐ℎ𝑂𝑓𝑓
Considere: VGS=-IDRS

�

2

(7)

Parte C – Cálculo de ganancia de voltaje Av multi-etapa
Figura 3 – Circuito de medición VPinchOff
A-4 Construya el circuito de la figura 3 usando VDD=10v y
calcule el voltaje de pinchado de acuerdo con (6).
Repita el procedimiento para el segundo transistor y anote
los resultados en la tabla 1.
𝑉𝑃𝑖𝑛𝑐ℎ−𝑂𝑓𝑓 =

𝑉 𝐺𝑆

1−�

𝐼𝐷
𝐼 𝐷𝑆𝑆

(6)

Parte B – Polarización en CD de circuitos amplificadores
Source Común y multi-etapa
B-1 Calcule las tensiones de polarización en CD esperadas
para cada uno de los transistores en el circuito de la figura 4
utilizando los valores de IDSS y VPinch-Off obtenidos en la parte
A. Anote los valores en la tabla 2.
B-2 Obtenga los mismos valores por medición directa en el
circuito.Anote en la tabla 2 y compare las diferencias.

C-1 En el circuito de la figura 4, asuma que se conecta una
resistencia de carga RL en la salida del circuito (Vo) de 1kΩ
Calcule la ganancia de voltaje de la segunda etapa Av2
usando (8) y los valores correspondientes al JFET Q2.
Anote el valor obtenido en la tabla 3.
𝑔𝑚=

𝐴 𝑉2 = −𝑔 𝑚 (𝑅 𝐷2 ||𝑅 𝐿 )
2𝐼 𝐷𝑆𝑆

�𝑉...