Microcontrolador

Solo disponible en BuenasTareas
  • Páginas : 5 (1111 palabras )
  • Descarga(s) : 0
  • Publicado : 6 de diciembre de 2010
Leer documento completo
Vista previa del texto
Instituto Tecnológico de chihuahua

Tarea #5

Diseño de un Procesador de 4 Bits con RTL

Catedrático: M.C. Enrique Gerardo Hernández Vega

Materia: Electrónica Digital II

Alumnos:

- Uriel José Esparza Luna NC: 07060983

- Manuel Alejandro Valenzuela García NC: 08060358

- David Alan Nevarez Flores NC: 08060312

Introducción

Los procesadores son aquelloscircuitos secuenciales que llevan a cabo las instrucciones de un programa. Con este diseño se describe como maneja un procesador de 4 bits la secuencia de instrucciones programadas por cada pulso que recibe de la señal de sincronización, mejor conocida como reloj.

Desarrollo

Listado de Instrucciones

|Instrucción |Operación |Modo de Direccionamiento |Codigo deOperación |Localidades de Memoria |Tipo de Instrucción |
|MOV A, #Dato |A ( Dato |Inmediato |0h |2 |Transferencia |
|ADD B, A |B ( B + A |Implícito |1h |1 |Aritmética |
|JMP DirMem |PC ( DirMem|Directo |2h |3 |Control |
|INC B |B( B +1 |Implicito |3H |1 |Aritmética |
|SHL B |B ( shl B |Implícito |4h |1|corrimiento |
|DEC A |A ( A – 1 |Implícito |5h |1 |Aritmético |
|SHR A |A ( shr A |Implícito |6h |1 |Corrimiento |
|NOT B |B ( ¬B |Implícito|7h |1 |Lógica |
|AND A,B |A ( A ( B |Implícito |8h |1 |Lógica |
|OR B,A |A ( B ( A |Implícito |9h |1 |Lógica |
|XOR A,B|A ( A ( B |Implícito |Ah |1 |Lógica |
|CPL A |A ( ¬A |Implícito |Bh |1 |Lógica |
|MOV A, DirMer |A ( M[DirMer] |Directo |Ch |3|Transferencia |
|CLR A |A ( 0 |Implícito |Dh |1 |Transferencia |
|CLR B |B ( 0 |Implícito |Eh |1 |Transferencia |
|JZ DirMer |PC(PC + offset|Directo |Fh |3 |Control |

Micro operaciones a realizar

MOV A, #Dato
Ciclo de Acarreo:
T0: MAR ( PC, T(T+1
T1: MBR ( M[MAR], PC ( PC+1, T(T+1
T2: IR ( MBR, T( T+1
Ciclo de ejecución:
Q1*T3: MAR ( PC, T ( T+1
Q1*T4: MBR ( M[MAR], PC ( PC+1, T ( T+1
Q1*T5: A ( MBR, T ( 0
ADD B, A
Ciclo de acarreo:
T0 a T2Ciclo de ejecución:
Q2*T3: A ( A + B, T ( 0
JMP DirMem
Ciclo de acarreo
T0 a T2
Ciclo de ejecución
Q3*T3: MAR ( PC, T ( T +1
Q3*T4: MBR ( M [MAR], PC ( PC + 1, T ( T +1
Q3*T5: AT (H) ( MBR, T ( T +1
Q3*T6: MAR ( PC, T ( T +1
Q3*T7: MBR ( M [MAR], PC ( PC + 1, T ( T +1
Q3*T8: AT (L) ( MBR, T ( T +1
Q3*T9: PC ( AT, T ( 0
INC B
Ciclo de acarreo
T0 a T2
Ciclo de ejecución...
tracking img