Programacion de gals

Solo disponible en BuenasTareas
  • Páginas : 10 (2473 palabras )
  • Descarga(s) : 0
  • Publicado : 25 de septiembre de 2010
Leer documento completo
Vista previa del texto
Sistemas digitales

1

JJVS-09

Diseño e implementación de circuitos lógicos con WinCupl



Circuitos secuenciales Circuitos combinacionales



JJVS-09

2

Circuitos secuenciales
Considere la siguiente ecuación

Y =ABC AB C A B C A BC ABC
reduzca la ecuación anterior empleando mapas de Karnaugh.

Y =A BC
JJVS-09 3

Implementación mediante multiplexores
ABCAB C A B C A BC AB C=∑ 0,1,2,3,6
A B C 5V
D7 D6 D5 D4 D3 D2 D1 D0
4

Y

JJVS-09

Arquitectura de una PROM

JJVS-09

5

Implementación mediante una ROM
C B A
1

Y =∑  0,1,2,3,6 

1

U8A 74LS04

U8A 74LS04

1

U8A 74LS04

0

2

2

2

U7A 1 2 13 74LS11 DIODE 12 12

/A/B/C

U7A 1 2 13

/A/BC

U7A 1 2 13

74LS11

12

/AB/C

Dirección 0 1 23 4 5 6 7
JJVS-09

Dato 1 1 1 1 0 0 1 0

U7A 1 2 13

74LS11

12

/ABC

74LS11 U7A 1 2 13 74LS11 U7A 1 2 13 74LS11 U7A 1 2 13 74LS11 12 12 12

A/B/C

A/BC

AB/C

U7A 1 2 13

12

ABC

74LS11

6

Y = Σ(0,1,2,3,6)

Arquitectura PAL

JJVS-09

7

Implementación con PAL
A
1

B
U8A 74LS04 U8A 74LS04 2 1

C
1

U8A 74LS04

D22

R2

DIODE

2

D22 RU7A R2 DIODE 1 2 13 D22 R R2 DIODE D22 R R2 74LS11 12

2

Y1=/A/B/C+/A/BC+/AB/C
DIODE D22

R U7A R2 DIODE 1 2 13 D22 R R2 DIODE 74LS11 74LS27 12 1 2 13 74LS04 12 1 U9A U10A 2

R R2 DIODE

R R2 DIODE 1 2 13 R R2 DIODE

U7A

12

74LS11

Y =∑ 0,1,2,3,6

R R2

DIODE

R U7A R2 DIODE 1 2 13 R R2 DIODE 74LS11 12

R R2 DIODE

R U7A R2 DIODE 1 2 13 R R2 DIODE 74LS11 12 1 213 74LS04 74LS27 12 1 U9A U10A 2

Y1=/ABC+AB/C

R R2

R R2 1 2 13 R R2

U7A

12

74LS11

R

JJVS-09
0

8

Arquitectura PLA

JJVS-09

9

FPGA

JJVS-09

10

Tipos de PAL
El circuito de salida de una PAL se llama MACROCELDA. En general, existen 3 tipos de macroceldas:


Combinacional (L).
  

Únicamente genera funciones lógicas. Las salidas pueden sertomadas como entradas. 16L8 = 16 entradas/salidas y 8 salidas, cada salida se forma con 8 minitérminos.



Combinacional con flip-flops a las salidas (R).
  

Las salidas que pueden ser combinacionales. Un número de salidas están conectadas a flip - flops. 16R4=16 entradas/salidas con 4 flip-flops.



Configurable, combinacional o salida a flip - flop (V)
 

Cada una de lassalidas es configurable, a ser de flip - flop o puramente combinacional. 22V10 = 22 entradas/salidas y 10 salidas configurables.
11

JJVS-09

Macrocelda configurable

JJVS-09

12

GAL 22V10


Tiene 12 entradas (Terminales 1-11 y 13). Tiene 10 salidas/entradas (14 - 23). La terminal 1 siempre es la fuente de reloj para circuitos secuenciales. Se puede generar hasta 120 minitérminos:  8en las salidas 14 y 23.  10 en las salidas 15 y 22.  12 en las salidas 16 y 21.  14 en las salidas 17 y 20.  16 en las salidas 18 y 19. Permite Reset síncrono y asíncrono, y se puede hacer retroalimentación de las salidas a las entradas.
JJVS-09 13









GAL 22V10

JJVS-09

14

WinCUPL (Universal Compiler for Programmable Logic)
El WinCUPL es un software de Atmelque genera el archivo para programar PAL’s y GAL’S. Un programa en WinCUPL, consta de 3 bloques principales, que son:


Encabezado. Se indica el nombre del programa, el dispositivo a ser programado, el autor, la fecha y otros datos. Asignación de terminales. Se indican la asignación de las terminales de entrada y salida del dispositivo. Ecuaciones lógicas. Define la relación entre las terminalesasignadas.
15





JJVS-09

Implementación en WinCUPL
Y =∑  0,1,2,3,6 
Encabezado
Name Name ; PartNo 00 ; Date 03/10/2006 ; Revision 01 ; Designer Engineer ; Company UTM ; Assembly None ; Location ; Device g22v10 ; /* *************** INPUT PINS *********************/ PIN 1 = A ; /* */ PIN 2 = B ; /* */ PIN 3 = C ; /* */ /* *************** OUTPUT PINS *********************/ PIN...
tracking img