Reporte Sistemas Electronicos Digitales

Páginas: 5 (1229 palabras) Publicado: 14 de mayo de 2012
Practica #3

Multivibradores Biestables Asíncronos








Luis Arturo Arellano Solís - 9310020

Ingeniería Mecatrónica

Sistemas electrónicos digitales

Valentín Martínez López



Centro de Enseñanza Técnica Industrial

Plantel: Colomos

Turno: Vespertino












29 de Noviembre del 2011. Guadalajara, Jalisco.
Título:
“Multivibradores BiestablesAsíncronos”


Introducción:
Los biestables son un circuito capaz de almacenar hasta un bit de información, funciona mediante dos entradas/estados, 1’s y 0’s,  en los que ambos estados son estables de forma que hace falta una señal externa de excitación para hacerlos cambiar de estado.

Los Multivibradores biestables asíncronos son circuitos que se les puede cambiar cualquiera de sus entradas y sedenominan asíncronos porque en el momento en el que cambian las entradas, cambia inmediatamente el estado.

Estos Biestables asíncronos son del tipo SET y RESET ( S y R ), o sea que cuando el S =1, se enciende el Biestable, si R =1, se apaga el biestable. En el caso en que R o S tiene el valor de 0 se mantendrá el estado anterior que tuvieran antes de ponerse a 0, lo que es llamado como lafunción memoria.


Desarrollo:
Durante el desarrollo de esta práctica, lo que nosotros realizamos fue programar un GAL(Generic Arride Logic) tipo 22v10D con tres tipos de latch, todo esto con el software visto en clase, wincupl.

• Latch SR con compuerta
• Latch tipo D
• Latch SR con nivel bajo.

Cada uno de estos latch fueron previamente vistos y explicados en el aula de clasecon el profesor, por tanto, el objetivo de la práctica era comprobar el funcionamiento de estos mediante las respectivas tablas de verdad dentro de un circuito creado físicamente en un protoboard.


Latch SR activo con nivel bajo:

[pic]
Tabla de verdad Latch SR activo con nivel bajo:

|S |R |Q1 |Q1N|Comentarios |
|1 |1 |Nc |Nc |Memoria |
|0 |1 |1 |0 |Set |
|1 |0 |0|1 |Reset |
|0 |0 |1 |1 |No valido |
| |

Tabla de estados Latch SR activo con nivel bajo:

| ||
|Estado Actual | |
| |Estado Siguiente |
| |C D|CD |CD |CD |
|Q | | | | |
| |0 0 |0 1 |1 1 |1 0|
| | | | | |
|0 |X |1 |0 |0 |
| | | | |...
Leer documento completo

Regístrate para leer el documento completo.

Estos documentos también te pueden resultar útiles

  • Electrónica Y Sistemas Digitales
  • Sistema De Reportes De Correo Electronico
  • REPORTE DE LABORATORIO DE SISTEMAS DIGITALES OR
  • PRACTICA CALIFICADA 02 SISTEMAS ELECTRONICOS DIGITALES
  • Praácticas De Electrónica Digital De La Uned-Sistemas Secuenciales
  • Sistemas electrónicos digitales
  • Lic. en Electrónica en Sistemas Digitales
  • Sistemas Numericos (electronica digital)

Conviértase en miembro formal de Buenas Tareas

INSCRÍBETE - ES GRATIS