Secuenciales vhdl

Solo disponible en BuenasTareas
  • Páginas : 18 (4420 palabras )
  • Descarga(s) : 0
  • Publicado : 16 de febrero de 2011
Leer documento completo
Vista previa del texto
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
(Universidad del Perú, DECANA DE AMÉRICA)
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA


CURSO: LABORATORIO DE DISEÑO DIGITAL

CICLO 2011-0

LABORATORIO Nº1

STRATIX

La familia de Stratix es un salto tanto cuantitativo como cualitativo. Se incrementa tanto la capacidad lógica como la de memoria. Además,incluyebloques multiplicadores y sumadores (DSP), memoria con nuevos modos de configurabilidad, canales de comunicación serie de alta velocidad, etc. La capacidad lógica máxima (Stratix GX) es de 41250 LE. Cada LAB contiene 10 LE con una estructura muy similar a la de las familias anteriores a Apex. Como novedad destacamos dos nuevas posibilidades de encadenamiento de señales (además del carry-chain):* El LUT chain permite encadenar LUT de LE del mismo LAB sin pasar por el registro de salida. Facilita la implementación de funciones lógicas de muchas entradas.Register chain que permite encadenar registros de LE del mismo LAB sin tener que por el LUT. Facilita la implementación de shift-registers.
Los dos mecanismos permiten usar el LUT y el flip-flop de un mismo LE para tareas que no tengannada que ver. Por lo tanto, la eficiencia de la arquitectura en lo que se refiere a las posibilidades de utilización de recursos mejora.
Cada LE tiene dos modos de funcionamiento:

* Normal, por implementar funciones lógicas y combinacionales en general
* Dynamic arithmetic para implementar sumadores, contadores, comparadores, generadores de paridad

Por lo que respecta a lamemoria, también hay novedades. La nueva arquitectura, denominada TriMatrix Memory, contiene tres tipos de bloques de RAM: M512, M4k, M-RAM, que tienen las posibilidades siguientes:

* True dual-port (M4, M-RAM), dual-port y single-port
* FIFO, ROM
* Subdivisibles en dos memorias
* Soporten modo de paridad a nivel de byte
* Modo de shift-register (útil para filtros,correlaciones, generador de secuencias pseudo-aleatorias, etc.)

De bloques M512 (512 bits) hay muchos distribuidos por todo el dispositivo. De M4k (4096 bits) hay menos. M-RAM (512 Kbit) hay pocos. Los M512 son los más rápidos y los M-RAM los más lentos (ver figura 123).
Otra novedad son los bloques DSP. Bloques DSP. Un DSP bloquek permiteimplementar:

* 8 multiplicadores 9x9 bits
* 4multiplicadores 18x18 bits
* 1 multiplicador 36x36 bits

Cada DSP bloque k contiene también sumadores / acumuladores:

* 4 sumadores 9+9 bits
* 2 sumadores 18+18 bits

Cada DSP bloque k puede funcionar en los modos siguientes:

* Multiplicador
* Multiplicador y acumulador (2 x (1 multiplicadores + 1 acumulador) de 18 bits)
* Multiplicador y sumador (2 x (2 multiplicadores + 1sumador) de 18 bits). Muy útil para resolver con un DSP bloquek una multiplicacióncompleja.
* 4 multiplicadores y un sumador (4 x multiplicador de 18x18 y suma de los resultados). Implementa un filtro FIR de 4 taps en un DSP-bloquek.

La red de interconexión recibe el nombre de MultiTrack interconnect structure with DirectDrive technology. Está compuesta por filas y columnas de líneas deinterconexión que tienen una longitud determinada. El retraso,
como siempre, es predecible: no se basa en matrices de conexiones sino que son conexiones punto a punto que se pueden activar o desactivar mediante multiplexores.

Recursos de fila:

* Interconexiones de enlace directo entre LAB y otros bloques adyacentes
* Interconexiones R4 que incluyen:

- Cuatro LAB adyacentes o
-Tres LAB adyacentes y un bloque M512 adyacente
- Dos LAB adyacentes y un bloque M4k adyacente
- Dos LAB adyacentes y un bloque DSP

Cada LAB tiene dos interconexiones R4 disponibles: una hacia la derecha y otra hacia la izquierda.

* Interconexiones R8 que abrazan ocho bloques adyacentes
* Interconexiones R24 que abrazan el ancho del dispositivo

Recursos de columna:

* LUT...
tracking img