Seguridad

INDICE

INTRODUCCION…………………………………………………………………………….………2


ARQUITECTURA Y FUNCIONAMIENTO DE LOS DISPOSITIVOS LOGICOS PROGRAMABLES (PLD) PAL y GAL……………………………………………...………….3


FUNCIONAMIENTO DEL GAL…………………………………………………….…………….. 5




PROCESO DE PROGRAMACION DE LOS SISPOSITIVOS LOGICOS PROGRAMABLES……………………………………………………………………………………6



ENTORNO DE PROGRAMACION DE LOS DISPOSITIVOSPLD……………………..7







CONCLUSIONES…………………………………………………………………………………….. 9



























INTRODUCCIÓN

Durante el estudio de la ingeniería electrónica es necesario el diseño y montaje
de circuitos digitales para entender su funcionamiento, para lo cual en la
universidad se cuenta con un laboratorio que realiza préstamo de elementos
electrónicos según losrequerimientos del circuito a montar y probar,
presentando dificultad en el proceso de montaje por que no hay los suficientes
elementos o si se requiere modificar algo en el circuito inicial, demanda mas
tiempo y realizar modificaciones en el circuito ubicado sobre el protoboard es
difícil , luego surge la necesidad de utilizar un sistema que permita realizar
diseño de circuitos digitales ysimulación para facilitar el proceso de
aprendizaje, esta característica la presenta los FPGA que es un dispositivo
lógico programable.







































Arquitectura y funcionamiento de los dispositivos lógicos
programables (PLD) PAL y GAL.

PAL(Programmable Array Logic.)
Las PAL son dispositivos de matriz programable. La arquitecturainterna consiste en términos AND programables que alimentan términos OR fijos. Todas las entradas a la matriz pueden ser combinadas mediante AND entre si, pero los términos AND específicos se dedican a términos OR específicos. Las PAL tienen una arquitectura muy popular y son probablemente el tipo de dispositivo programable por usuario más empleado. Si un dispositivo contiene macrocélulas,comúnmente tendrá una arquitectura PAL. Las macrocélulas típicas pueden programarse como entradas, salidas, o entrada/salida (e/s) usando una habilitación tri-estado. Normalmente tienen registros de salida que pueden usarse o no conjuntamente con el pin de e/s asociado. Otras macrocélulas tiene más de un registro, varios tipos de retroalimentación en las matrices, y ocasionalmente realimentación entremacrocélulas. MMI introdujo un dispositivo revolucionario en 1978, la Programmable Array Logic (Matriz lógica programable). La arquitectura era más sencilla que la FPLA de Signetics porque omitía la matriz ORprogramable. Esto hizo los dispositivos más rápidos, más pequeños y más baratos. Estaban disponibles en encapsulados de 20 pines y DIP de 300 milésimas de pulgada, mientras que las FPLAs veníanen encapsulados de 28 pines y DIP de 600 milésimas de pulgada. Ciertas publicaciones sobre PALs desmitificaban el proceso de diseño. El software de diseño PALASM (PAL Assembler, ensamblador PAL) convertía las ecuaciones Booleanas de los ingenieros en el patrón de fusibles requerido para programar el dispositivo. Los PAL de MMI pronto fueron distribuidos por National Semiconductor, TexasInstruments y AMD.

Tras el éxito de MMI con los PAL de 20 pines, AMD introdujo los 22V10 de 24 pines con características adicionales. Tras comprar a MMI (1987), AMD desarrolló una operación consolidada como Vantis, adquirida por Lattice Semiconductor en 1999.

También hay PLAs : Programmable Logic Array.


[pic]

GALs (Generic array logic).

Lattice GAL 16V8 y 20V8.
Una innovación del PAL fuela matriz lógica genérica (Generic array logic) o GAL. Ambas fueron desarrolladas por Lattice Semiconductor en 1985. Este dispositivo tiene las mismas propiedades lógicas que el PAL, pero puede ser borrado y reprogramado. La GAL es muy útil en la fase de prototipado de un diseño, cuando un fallo en la lógica puede ser corregido por reprogramación. Las GALs se programan y reprograman...