Sistemas secuenciales

Solo disponible en BuenasTareas
  • Páginas : 22 (5453 palabras )
  • Descarga(s) : 0
  • Publicado : 11 de septiembre de 2012
Leer documento completo
Vista previa del texto
TEMA VI: DISEÑO SECUENCIAL MSI
Al igual que sucedía con los circuitos combinacionales, existen macrofunciones secuenciales que son implementadas en un solo integrado. Por lo tanto, estos circuitos, junto con los
MSI combinacionales, permiten la realización del diseño de circuitos digitales con elementos
MSI.

1. Dispositivos MSI Secuenciales.
Básicamente existen dos tipos de dispositivosMSI secuenciales, registros y contadores.
A continuación serán tratados en más profundidad.
1.1. Registros.
El elemento fundamental de los sistemas secuenciales (que no está presente en los sistemas puramente combinacionales) es el elemento de memoria, ya sea transparente, latch o flipflop. El registro es la versión MSI de estos elementos, y se puede definir como:
Un registro es el elemento capazde almacenar varios bits, en general una
palabra
Por lo tanto, un elemento de memoria se puede tratar como un registro de un bit. De aquí podemos concluir que un registro de n bits estará formado por n elementos de memoria en paralelo,
como se muestra en la figura 6.1. De aquí en adelante utilizaremos flip-flops por ser los más
empleados, no obstante podemos encontrar versiones similaresutilizando latches.
Si analizamos este circuito, podemos obtener que cuando hay un cambio de estado (la
señal clk sufre una transición de subida) las salidas obtienen el valor de las entradas, es decir,
Para todo i, cuando clk sube => Qi = Di
En estos elementos solamente se puede almacenar una palabra. Sería interesante el almacenamiento de varias palabras, por lo que surgieron los registros dedesplazamientos (shift
register). Este tipo de registro es capaz de almacenar más de una palabra, la cual suele tener un
tamaño de un bit. Un ejemplo de este tipo de registro se muestra en la figura 6.2. A medida que
se producen transiciones de subida en la señal clk, el dato se va desplazando por los diferentes
biestables, comportamiento que le ha dado su nombre. Este bloque, con la restricción detener
únicamente como salida la señal Q3, se dice que muestra una arquitectura FIFO (First In First
Out, es decir, el primer dato que entra es el primero que sale).

78

Dpto. Ingeniería Electrónica de Sistemas Informáticos y Automática

Q0

D0
D

clk

C

Q1

D1
D

D0
D1

Q2

D3

D

Q1

D2

Q2

D2

Q0

Q3

Q3

D3
D
clk

Figura 6.1.- Registro decuatro bits, junto a su símbolo.

Q0

D0
D

Q1
D

Q2
D

Q3
D

clk
Q0
Q1
Q2

1º dato

2º dato
1º dato

3º dato

4º dato

2º dato

3º dato

1º dato

2º dato

clk
D0

C

SR
Q0
Q1
Q2

Q3

1º dato

Q3

clk

Figura 6.2.- Registro de desplazamiento de cuatro bits, junto a su comportamiento y símbolo.
Con esta solución, si deseamos inicializar elregistro de desplazamiento de n bits, necesitaremos n pulsos de la señal de almacenamiento, clk. Este tiempo puede ser demasiado restrictivo, por lo que existen registros de desplazamientos con carga paralela. Estos últimos pueden
ser inicializados en un solo ciclo de reloj, independientemente del número de bits que tenga el
registro. Un posible esquema lógico de un registro de desplazamiento con cargaparalela puede
ser el mostrado en la figura 6.3. El funcionamiento de este registro es el siguiente:
• Cuando la señal de control SH/LD se encuentra a nivel bajo, hemos seleccionado la
carga paralela. Por lo tanto, en el siguiente pulso de la señal de reloj se cumplirá que
todo Qi = Di.

79

TEMA VI: DISEÑO SECUENCIAL MSI

SH/LD
D1

D0

D2

D3

SER
D

Q0

D

Q1

DQ2

D

Q3

clk
SH/LD

M1
M2
clk

C

D0
SER
D1

Q1

D2

Q2

D3

Q3

Q0

Figura 6.3.- Registro de desplazamiento con carga paralela de cuatro bits, junto a su símbolo.
• En cambio, cuando la señal de control SH/LD se encuentre a nivel alto, estaremos
seleccionando el desplazamiento hacia la derecha a partir de la señal SER.
Hasta ahora sólo hemos considerado el...
tracking img