Sumador, multiplexor y restador de 4 bits en xilinxs

Solo disponible en BuenasTareas
  • Páginas : 5 (1064 palabras )
  • Descarga(s) : 0
  • Publicado : 27 de marzo de 2011
Leer documento completo
Vista previa del texto
UASLP – FI

Laboratorio de Sistemas Digitales

Práctica 4

Práctica 4 Circuito Sumador Completo
4.1 Objetivo
El alumno diseñará un circuito sumador sumador/restador que trabaje con número positivos y negativos en complemento 2.

4.2 Antecedentes 4.2.1 Números binarios con signo
En el sistema binario el signo de un número se denota por el bit del extremo izquierdo. Para un númeropositivo ese bit es igual a “0”, y para un número negativo es igual a “1”. Por tanto, en los números con signo el bit del extremo izquierdo representa el signo y los restantes n-1 bits representan la magnitud. Los números negativos pueden representarse de tres formas: signo y magnitud, complemento a 1 y complemento a 2. Por ejemplo, el número 9 binario se escribe en las tres modalidades tal como seilustra en la Tabla 4.1.
Tabla 4.1 Representación de signos en cantidades binarias.

Signo Magnitud Complemento 1 Complemento 2

+9 0 00 1001 0 00 1001 0 00 1001

-9 1 00 1001 1 11 0110 1 110 111

4.2.2 Suma aritmética
• Si ambos operandos tiene el mismo signo entonces la suma de los números con signo y magnitud es simple. Se suman las magnitudes y se da a la suma resultante el signo de losoperandos. Si los operandos tienen signos opuestos. Entonces es preciso sustraer el número más pequeño del más grande. Esto significa que también se necesitan circuitos lógicos que comparen y resten números, “por esta razón no se emplea la representación signo y magnitud en las computadoras”. Suma en complemento a 1. Una ventaja obvia de la representación en complemento a 1 es que un númeronegativo se genera mediante la simple complementación de todos los bits del correspondiente número positivo. Ejemplo, sume los siguientes números. (-6) +(-9) -6 -9 -15 + 1 1 1 1 11 1010 1 11 0110 0 11 0000





+ •

Suma en complemento a 2. La suma de dos números binarios con signos negativos representados por su complemento a 2 se obtiene de la suma de dos números con sus bits de signoincluidos. Se descarta el acarreo del bit más significativo (signo). Ejemplo: repitiendo la misma suma de (-6) +(-9). -6 -9 -15 + 1 + 1 1 0 1 11 1011 1 11 0111 0 00 1110 1 0 00 1111

+

25

UASLP – FI

Laboratorio de Sistemas Digitales

Práctica 4

4.2.3 Resta en complemento a 2
La forma más sencilla de realizar restas es negar el sustraendo y sumarlo al minuendo. Esto se hace encontrandoel complemento a 2 del sustraendo y luego realizar la suma. Para facilitar el entendimiento de la sustracción en complemento a 2, se realizarán los siguientes pasos para restar 6 – 4. Minuendo + 6 = 0110 Sustraendo + 4 = 0100 complemento a 2 = 1100 0 1 10 + 1 1 00 1 00 10

en

4.2.4 Diseño de un sumador completo de dos bits
Una operación básica en las unidades de procesamiento aritmético(ALU) es la suma. Esa unidad de procesamiento es la encargada de realizar la suma de dos números de n bits que se almacenan en registros, sin embargo su principio de funcionamiento se basa en un sumador completo de dos bits. La tabla de verdad mostrada a continuación obedece a un sumador completo de dos bits con carry de entrada.
Tabla 4.2 Tabla de verdad de un sumador completo con carry de entrada.Cin 0 0 0 0 1 1 1 1

A 0 0 1 1 0 0 1 1

B Cout 0 0 1 0 0 0 1 1 0 0 1 1 0 1 1 1

S 0 1 1 0 1 0 0 1

En la tabla de verdad Cin es el carry de entrada, A y B son los operandos a sumar. Cout y S es el carry de salida y el resultado de la suma respectivamente. Empleando dos mapas K para sintetizar la tabla de verdad se obtienen las siguiente ecuaciones
S Cout = CAB + CAB + CAB + CAB = A ⊕ B⊕ C = CA + CB + AB

El circuito que se obtiene de las expresiones anteriores se muestra en la siguiente figura

Cin A FA B Cout S

a)
Figura 4.2 Sumador completo con carry de entrada. a) Esquemático, b) Diagrama a bloques.

b)

26

UASLP – FI

Laboratorio de Sistemas Digitales

Práctica 4

4.3 Desarrollo de la práctica
a) Utilizando el ejemplo del sumador completo de dos...
tracking img