Sumador D 2Bits

UNIVERSIDAD TECNOLOGICA DE PANAMA
FACULTAD DE INGENIERIA ELECTRICA
DISEÑO DE CIRCUITOS DIGITALES ELECTRONCOS
LABORATORIO No. 3
SUMADOR BINARIO DE 2 BITS

Némesis Ramos 9-741-15 32
Ing.Electrónica y telecomunicaciones

Objetivo:
Simulación de un sumador binario de 2 bits con una memoria EPROM.

Materiales:
1 memoria EPROM (27C256)
1 40106
1 contador binario 4520
1 pantallade 7 segmentos cátodo común
8 resistencias de 330 Ω

Procedimiento.

1. En este laboratorio podrá utilizar parte del circuito armado en el laboratorio anterior.


2. Arme una tabla deverdad donde debe aparecer todas las posibles sumas de los dos números binarios de 2 bits.

3. El resultado de la operación suma (también de 2 bits) se debe mostrar en una pantalla de 7 segmentos,es decir, se mostrará un dígito decimal entre 0 y 3, que será el resultado de la suma y en el caso de producirse acarreo de salida, la pantalla deberá mostrarse la letra A.

4. Para elloaprovecharemos las capacidades que nos ofrece la memoria EPROM en la implementación de funciones lógicas. Como puede deducirse, la función de suma tiene 5 bits de entrada (dos del operando X, dos deloperando Y y uno del acarreo de entrada) y 7 salidas (que son las entradas de la pantalla de 7 segmentos)

5. Las entradas se corresponden con las 5 líneas de menor peso del bus de direcciones de lamemoria. Las salidas serán las líneas del bus de datos de la memoria que se conectarán a los distintos segmentos de la pantalla, como en el laboratorio anterior. El cual deberá reflejar el resultadocorrecto según las indicaciones del punto 3.

6. De la tabla de verdad se debe obtener una codificación hexadecimal para ser grabada en la memoria de tal manera de poder observar en la pantalla elresultado de todos los posible casos de la suma como indica el punto 3. Tabla adjunta.

7. Cada estudiante debe traer su tabla completa y su diagrama esquemático con todas las conexiones, no...