Telecomunicaciones

Evolución y tendencias futuras de los
microprocesadores, microcontroladores y DSP.

Alpha 21164. Microprocesador RISC superescalar.

Evolución y tendencias futuras de los
microprocesadores, microcontroladores y DSP
• Tecnología:
– Evolución.
– Nuevos retos.
• Arquitectura:
– Evolución CISC vs. RISC.
– Arquitecturas avanzadas. Conceptos:
• Caché.
• Ejecución segmentada: Pipelining.• Paralelismo.

• Aplicación específica.
– Microprocesadores.
– Microcontroladores.
– DSP.

Tecnología. Evolución: Ley de Moore

Tecnología. Evolución: Lógica.

Tecnología. Retos.

• Litografía. (Actualidad: 180 nm).
– Ultravioleta profundo (λ≈190 nm).
• Límite físico: 100 nm.

– Alternativas:
• Litografía de barrido de haz de electrones.
• Litografía de rayos X.

–Reducción del coste.
• Proyección por haz de electrones.

Tecnología. Retos.

• Dispositivos. (Transistores)
– Menor longitud de canal.
– Menor área.
– Inyección en el aislante de puerta.
• Reducción de la tensión de alimentación.
• Dieléctricos de alta permitividad. (Nitruro de Silicio)

– Fluctuación estadística de dopantes.
• Control de tensión umbral difícil.

Tecnología. Retos:Dispositivos.

Tecnología. Retos:

Tecnología. Retos: Encapsulado.

• Mayor número de terminales. (Actualidad ~400).
– Terminales de menores dimensiones.
– Terminales distribuidos por todo el integrado (PGA,BGA).

• Elementos de circuito parásitos menores.
– Mayor frecuencia de funcionamiento del sistema.
– Módulos Multichip (MCM).

• Baja resistencia térmica.
– Flip-Chip.Tecnología. Retos. Encapsulado. Evolución.

Tecnología. Retos: Diseño.

Tecnología. Retos: Test.
• Principales problemas:
– Coste equipo de test.
– Sondas: Elementos de circuito parásitos.

• Soluciones: Diseño orientado al test.
– Built-In Self Test (BIST).
– Boundary-Scan (JTAG).

Arquitectura. Evolución CISC vs RISC.
• Años 80: CISC: (68020, I386.)
– Instrucciones complejas,orientadas a lenguajes de alto nivel.
•
•
•
•

Manejo de cadenas (REP MOVS).
Preparación de tramas de pila (LINK, UNLINK, ENTER, LEAVE).
Bucles (BDcc, LOOP).
Manejo de campos de bit (BSET, BSF).

– Modos de direccionamiento complejos:
• Registro-Registro, Registro-Memoria, Memoria-Memoria.
• EA=(Base+Índice*escala+desplazamiento)
• No todos los direccionamientos son válidos en todas lasinstrucciones.

– Códigos de operación de longitud variable (I386: 1 - 15 bytes)
– Microprogramación.
– Arquitectura Von-Newmann (Memoria unificada).

Arquitectura. Evolución CISC vs RISC.

• Años 90: RISC:
–
–
–
–
–
–
–
–
–
–

Procesadores SPARC, PowerPC, Alpha, MIPS, PA-RISC, ARM, etc.
Sólo instrucciones simples con operandos en registros.
Sólo las instrucciones LOAD y STOREacceden a la memoria.
Instrucciones de 3 operandos.
Grandes bancos de registros.
Ventanas de registros (SPARC).
Direccionamientos sencillos en instrucciones LOAD y STORE.
Códigos de operación de longitud fija (32 o 64 bits).
Ejecución segmentada (Pipepiling).
Arquitectura Harvard (Memorias de programa y datos separadas).

Arquitectura. Modelos Von-Newmann y Harvard.

Arquitecturasavanzadas.
• Memoria Caché.
– Concepto.
– Escritura en la caché.
– Caché multinivel.

• Ejecución segmentada. (Pipelining).
– Concepto.
– Bloqueo del pipeline.

• Paralelismo.
– Paralelismo SIMD.
– Paralelismo MIMD.
– Sistemas Multiprocesador.

Arquitecturas avanzadas. Caché.
• Problema: La memoria principal, DRAM, es
mucho más lenta que el procesador.
– Ciclo CPU: ~ 2 ns.
–Acceso DRAM: ~ 60 ns. (10 ns SDRAM).

• Solución:
– Mantener una copia de los datos más frecuentes en una
memoria rápida aunque pequeña: Memoria Caché.

• Implementación:
– Memorias asociativas.
– Integración en el propio chip.

Arquitecturas avanzadas. Caché. Ejemplo:
(TAG)

Arquitecturas avanzadas. Caché. Ejemplo:
• Coincidencia (MSB dirección = SSA, bit P =1):
– El dato se lee de...