Tesis digital

INSTITUTO EMILIANI
INFORME DE PRÁCTICAS DEL PRIMER PERIODO

ALUMNOS: ENRIQUE AMERICO MOLINA BARRAZA JOSUE ALBERTO PEREZ ZAVALA

GRADO Y SECCION: 3B2

ESPECIALIDAD: ELECTRONICA

ORIENTADOR TECNICO: JULIO CESAR ORANTES

PRTC # 1

Punta Lógica
Diagrama

FUNCIONAMIENTO: El 74LS04 es una compuerta NOT (Amplificador Inversor), quiere decir que amplifica la corriente e invierte laseñal de entrada a la salida de este. Entrada (A) salida (Y). A 0 1 Y 1 0 Se ocupan dos etapas de 2 compuertas en paralelo para elevar el amperaje hacia los led´s, y se ocupa un buffer (1A, 1Y) para que la salida de la etapa en paralelo sea la misma a la entrada de este.

Si dividimos el circuito en dos etapas tendremos: etapa 1 desde la punta lógica hasta D1 y etapa 2 desde la punta lógica hastaD2. Al colocar un cero o tierra en la punta lógica este se conduce por la etapa 2, debido a que el transistor no permite la conducción de “0” por el circuito y este “0” pasa por la compuerta (1A, 1Y) se convierte en 1 luego por (2A3A, 2Y3Y) y se convierte en “0” nuevamente, esto permite la polarización directa de D2 gracias a los 5v al final del circuito. Y el caso es contrario cuando en la puntalógica entra un “1” ya que se conduce por la etapa 1 convirtiéndose en “0” y así lograr una polarización de D1. Conclusión PRTC 1: La punta lógica como lo indica su nombre sirve para detectar estados lógicos dependiendo del pulso, ya sean “0” o “1”. Pudiendo así identificar el valor de la señal de entrada y salida. “0” es igual a 0 voltios, y “1” es igual a 5 voltios.

PRTC # 2

COMPROBACIONDE ESTADOS LOGICOS POR MEDIO DE PROBADOR LOGICO
A) “NOT”

ENTRADA 0 1

SALIDA A 1 0

SALIDA B 0 1

SALIDA C 1 0

B) “SUMATORIA”

CONCLUSION “OR” La compuerta OR es una compuerta sumadora que necesita tener al menos una entrada alta para que su salida sea alta, pero en caso de que todas sus entradas fueran bajas su salida seria baja.

C) “MULTIPLICATIVA”

CONCLUSION “AND” Lacompuerta AND es una compuerta multiplicadora que necesita tener todas sus entradas altas para tener una salida alta, de lo contrario su salida seria baja no importando el número de entradas altas que contenga.

D) “OR NEGATIVA”

CONCLUSION “NOR” La compuerta NOR es una compuerta sumadora negadora, esto quiere decir que cuando todas sus entradas sean bajas su salida será alta, y cuando al menosuna de sus entradas sea alta su salida será baja.

E) “AND NEGATIVA”

CONCLUSION “NAND” La compuerta NAND es una compuerta multiplicadora negadora, esto quiere decir que cuando todas sus entradas son altas su salida será baja y cuando por lo menos una de sus entradas sea baja su salida será alta.

PRTC # 3

COMPROBACION DE UNA ECUACION BOOLEANA
DIAGRAMA

SOLUCION de la etapa de 3entradas.

Pasos para resolver diagrama: 1) Identificar que tipo de compuertas conforman el circuito y que función desempeñan. 2) Establecer el valor de la salida de cada compuerta. 3) Realizar una ecuación Booleana, dependiendo del orden de los datos de salida y de las entradas de la compuerta de la última etapa. Ej. Ecuación Booleana: valor equivalente a la primera combinación “0 0 0 0 0”TABLA DE VERDAD, COMPARACION Y MEDICIÓN Nº 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 EDCBA 00000 00001 00010 00011 00100 00101 00110 00111 01000 01001 01010 01011 01100 01101 01110 01111 10000 10001 10010 10011 10100 10101 10110 10111 11000 11001 11010 11011 11100 11101 11110 11111 Y=[c + (A.B)].D.(D+E) Y=[0 + (0.0)].0.(0+0) Y=[0 + (1.0)].0.(0+0) Y=[0 +(0.1)].0.(0+0) Y=[0 + (1.1)].0.(0+0) Y=[1 + (0.0)].0.(0+0) Y=[1 + (1.0)].0.(0+0) Y=[1+ (0.0)].0.(0+0) Y=[1 + (0.1)].0.(0+0) Y=[0 + (0.0)].1.(1+0) Y=[0+ (1.0)].1.(1+0) Y=[0 + (0.1)].1.(1+0) Y=[0 + (1.1)].1.(1+0) Y=[0 + (0.0)].1.(1+0) Y=[1 + (1.0)].1.(1+0) Y=[1+ (0.1)].1.(1+0) Y=[1 + (1.1)].1.(1+0) Y=[0 + (0.0)].0.(0+1) Y=[0 + (1.0)].0.(0+1) Y=[0 + (0.1)].0.(0+1) Y=[0 + (1.1)].0.(0+1) Y=[1 +...