01 Informe Lab
Páginas: 7 (1589 palabras)
Publicado: 23 de abril de 2015
I. RESUMEN
Para la elaboración de esta práctica, se empleó el uso de las compuertas universales, las cuales son la compuerta OR y la compuerta NAND, para la implementación de un circuito lógico, partiendo desde la función lógica, y su manejo por medio del algebra booleana, para posteriormente realizar su debida simulación y comprobar el funcionamiento del mismo.
Además de añadir ciertosvisualizadores a la salida del sistema y poder comprobar hasta qué punto las compuertas pueden suministrar corriente a una carga, en este caso un diodo LED. Luego se realiza el montaje en el laboratorio, y se toman las medidas necesarias del circuito.
II. PALABRAS CLAVE
- ) Compuertas universales
- ) Transistor como interruptor
- ) Familia Lógica TTL y CMOS
- ) Visualizador de salida del circuitoIII. DESARROLLO PRACTICO
Luego de realizar los debidos montajes, uno con compuerta TTL y otro con compuerta CMOS, el primer paso a seguir era el de medir el valor de los resistores, para poder realizar la medición de corriente de una manera indirecta, posteriormente realizar la toma de voltajes en cada una de las salidas parciales, y la salida final, para poder observar que tan acercado eran esosdatos a los valores típicos que nos entrega el fabricante en la hoja de especificaciones del CI, posteriormente a esto se realiza otra tabla para convertir esos valores de
voltaje a valores lógicos, estas tablas fueron entregadas el día del laboratorio, por lo que se omite el hecho de volverlas a colocar dentro del presente documento.
Hecho esto pasamos a colocar a cada circuito elvisualizador B), tomando los datos respectivos, posteriormente el visualizador C) y D).
CUESTIONARIO
1) Compare los resultados obtenidos en las salidas parciales y final con los niveles de voltaje alto y bajo dados en los perfiles de tensión para las entradas y salidas de las compuertas lógicas TTL y CMOS y explique.
Rta\ Como primera medida recordaremos los perfiles de tensión para la familia TTL ysu subfamilia LS, y para la familia CMOS subfamilia de la serie 4000
TTL ------- VOH = 2.7V -------- VOL = 0.5V
CMOS ------- VOH = 4.95V -------- VOL = 0.05V
Teniendo lo anterior en cuenta y observando los datos obtenidos en las tablas de tensión y tablas de valores lógicos para las salidas parciales y finales, se puede observar que evidentemente para el caso de la compuerta TTL, cuandose obtuvo salida alta, el voltaje fue de 4.47V, lo que encaja perfectamente en el perfil de tensión de salida en alto, para el caso de la salida en bajo vemos que en todas las salidas obtuvimos un valor de 0.18V y 0.16V, lo que también indica que la tensión se encuentra dentro de los valores para el perfil de salida en bajo.
En el caso de la compuerta CMOS, a pesar de su pequeño margen dediferencia su perfil de tensión, en los resultados medidos tanto de las salidas parciales como de la salida final, coincidieron con los valores adecuados para considerar un 1 o un 0 lógico, pues las salidas en alto fueron de 5.0V, y las salidas en bajo fueron de 0.0V.
2) Compare los resultados de los voltajes medidos en las salidas parciales con el de la salida final cuando dichas salidas se encuentranen alto y explique las diferencias que se presenten. Estas comparaciones se hacen separadamente para el integrado de la familia TTL y el de la familia CMOS.
Rta\ Para comenzar a analizar identificamos las combinaciones que hacen a la salida final obtener un 1 lógico, y para esto obtenemos las combinaciones para las entradas A y B, las cuales son: (0 1) (1 0) respectivamente.
Para el circuitoTTL tenemos que la salida parcial X1 estuvo en alto para ambos casos y su voltaje fue el de una salida en alto (4.47V), en la combinación A=0, B=1, la salida parcial X2 fue un 1 lógico (4.47V) y la salida parcial X3 fue un 0 lógico (0.16V), en el caso de la combinación de A=1, B=0, la salida X2 fue un bajo y la salida X3 fue un alto con los mismos voltajes de la combinación anterior, además...
I. RESUMEN
Para la elaboración de esta práctica, se empleó el uso de las compuertas universales, las cuales son la compuerta OR y la compuerta NAND, para la implementación de un circuito lógico, partiendo desde la función lógica, y su manejo por medio del algebra booleana, para posteriormente realizar su debida simulación y comprobar el funcionamiento del mismo.
Además de añadir ciertosvisualizadores a la salida del sistema y poder comprobar hasta qué punto las compuertas pueden suministrar corriente a una carga, en este caso un diodo LED. Luego se realiza el montaje en el laboratorio, y se toman las medidas necesarias del circuito.
II. PALABRAS CLAVE
- ) Compuertas universales
- ) Transistor como interruptor
- ) Familia Lógica TTL y CMOS
- ) Visualizador de salida del circuitoIII. DESARROLLO PRACTICO
Luego de realizar los debidos montajes, uno con compuerta TTL y otro con compuerta CMOS, el primer paso a seguir era el de medir el valor de los resistores, para poder realizar la medición de corriente de una manera indirecta, posteriormente realizar la toma de voltajes en cada una de las salidas parciales, y la salida final, para poder observar que tan acercado eran esosdatos a los valores típicos que nos entrega el fabricante en la hoja de especificaciones del CI, posteriormente a esto se realiza otra tabla para convertir esos valores de
voltaje a valores lógicos, estas tablas fueron entregadas el día del laboratorio, por lo que se omite el hecho de volverlas a colocar dentro del presente documento.
Hecho esto pasamos a colocar a cada circuito elvisualizador B), tomando los datos respectivos, posteriormente el visualizador C) y D).
CUESTIONARIO
1) Compare los resultados obtenidos en las salidas parciales y final con los niveles de voltaje alto y bajo dados en los perfiles de tensión para las entradas y salidas de las compuertas lógicas TTL y CMOS y explique.
Rta\ Como primera medida recordaremos los perfiles de tensión para la familia TTL ysu subfamilia LS, y para la familia CMOS subfamilia de la serie 4000
TTL ------- VOH = 2.7V -------- VOL = 0.5V
CMOS ------- VOH = 4.95V -------- VOL = 0.05V
Teniendo lo anterior en cuenta y observando los datos obtenidos en las tablas de tensión y tablas de valores lógicos para las salidas parciales y finales, se puede observar que evidentemente para el caso de la compuerta TTL, cuandose obtuvo salida alta, el voltaje fue de 4.47V, lo que encaja perfectamente en el perfil de tensión de salida en alto, para el caso de la salida en bajo vemos que en todas las salidas obtuvimos un valor de 0.18V y 0.16V, lo que también indica que la tensión se encuentra dentro de los valores para el perfil de salida en bajo.
En el caso de la compuerta CMOS, a pesar de su pequeño margen dediferencia su perfil de tensión, en los resultados medidos tanto de las salidas parciales como de la salida final, coincidieron con los valores adecuados para considerar un 1 o un 0 lógico, pues las salidas en alto fueron de 5.0V, y las salidas en bajo fueron de 0.0V.
2) Compare los resultados de los voltajes medidos en las salidas parciales con el de la salida final cuando dichas salidas se encuentranen alto y explique las diferencias que se presenten. Estas comparaciones se hacen separadamente para el integrado de la familia TTL y el de la familia CMOS.
Rta\ Para comenzar a analizar identificamos las combinaciones que hacen a la salida final obtener un 1 lógico, y para esto obtenemos las combinaciones para las entradas A y B, las cuales son: (0 1) (1 0) respectivamente.
Para el circuitoTTL tenemos que la salida parcial X1 estuvo en alto para ambos casos y su voltaje fue el de una salida en alto (4.47V), en la combinación A=0, B=1, la salida parcial X2 fue un 1 lógico (4.47V) y la salida parcial X3 fue un 0 lógico (0.16V), en el caso de la combinación de A=1, B=0, la salida X2 fue un bajo y la salida X3 fue un alto con los mismos voltajes de la combinación anterior, además...
Leer documento completo
Regístrate para leer el documento completo.