1er parcial arquitectura de computadoras

Describir el formato requerido para una instrucción genérica de una computadora de tres
buses, con tamaños de palabra de 32 bits en los buses de datos y direcciones, si la
mencionada instruccióntuviese
sus dos operandos en memoria. Analizar las diferencias de ejecución en el caso en que
la instrucción
tenga:
a. Sus dos operandos expresados mediante direccionamiento absoluto.
b. Sus dos operandosexpresados mediante direccionamiento inmediato.
c. Cada uno de los dos operandos en uno de los dos modos antes mencionados.
2. Describir la configuración de la instrucción de la computadora del puntoanterior, si
sus dos operandos residieran en registros de la CPU.
3. Para la computadora del punto anterior, determinar el tiempo de ejecución de dicha
instrucción, midiéndolo en ciclos de reloj,considerando que funciona con bus
sincrónico, que la memoria y los dispositivos externos responden a la CPU en dos ciclos
de reloj, y que la decodificación y la ejecución de la instrucción toman un ciclode reloj
cada uno. Calcular la eficiencia de la misma, medida en MIPS, considerando que la
frecuencia del bus sincrónico es de 200 MHz. Justificar los resultados obtenidos.
Suponer direccionamientoabsoluto.
4. Se tiene un vector almacenado en memoria, formado por elementos numéricos
signados, del que
se conoce la cantidad de elementos (almacenada en CANT) y la dirección de memoria
en la que seencuentra el primer elemento (almacenada en PUNT). Se requiere un programa que
determine:
a. La cantidad de elementos del vector que son múltiplos de cuatro.
b. La cantidad de elementos nulos.
5. Sedesea evaluar el dato almacenado en la posición de memoria $0000. Para ello en la
posición de
memoria $0001 debe aparecer almacenado:
“>” si el valor es mayor que 128.
“=” si el valor es 128.
“<” si elvalor es menor a 128.
6. Por una determinada compuerta pueden circular 40 µA cuando su salida esta a nivel
alto y 16 mA cuando su salida está en el nivel bajo. La misma pretende conectarse como...