209678379_Actividad 3

Practica # 3
PROGRAMACION DE UN CPLD O FPGA

Resumen
En este reporte se requiere implementar un circuito combinatorio previamente diseñado en un
lenguaje que describe hardware utilizando lasestructuras básicas y una descripción estructural y
comportamental.
Se usara un FPGA Spartan 3 para esta práctica.
En el cual dicho circuito tiene una entrada de una longitud de 4 bits con la cual serepresentaran los
números en decimal en un display de 7 segmentos, además de que se mostraran a la vez el sistema
hexadecimal, ya que la entrada es de 4 bits y eso nos permite tener 16 posibles resultadosque en
este caso los últimos 6 se usaran para representar la letra A a la F.
Se pondrán las ecuaciones que se usaron para que al darle los valores (en binario) nos marcara lo
correspondiente pero enotro sistema.
Se pondrá su diagrama de compuertas lógicas como su tabla de verdad y diagramas de Veitch Karnaugh que describe el comportamiento y se anexaran imágenes del FPGA.

2

Tabla de contenidosTabla de verdad
Ecuaciones lógicas
Diagramas Veitch- Karnaugh
Diagramas Esquemáticos
Verilog Programa
Imagenes

3

Tabla de verdad

T

R

0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

0
0
0
0
1
1
1
1
0
0
0
0
1
11
1

U
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

V
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

A
1
0

B
1
1
1
1
1
0
0
1
1
1
1
0
0
1
0
0

0
1
0
1
1

C

D

0
1
0
0

1
0
1
1
0
1
1
0
1
0
0
1
1
1
1
0

Ecuaciones Lógicas
A = (!R & !V) | (!T & U) | ( !T & R & V ) | ( R & U ) | ( T & !V) | (T & !R & !U)
B = ( T & !U & V) | (!R & !V ) | (!T & !U & !V) | (!T & U & V) | (!T & !R)
C = (!U & V) | (!T & R) | (T & !R) | (!T & !U) |(!T & V)
D = (R & !U & V) | ( !R & U & V) | (R & U & !V) | (T & !U & !V) | ( !T & !R & !V)
E = (!R & !V) | (U & !V) | (T & U ) | (T & R)
F = (!U & !V) | (T & !R) | (T & U ) | ( R & !V ) | (!T & R &!U)
G = (!R & U) | (T & !R) | (T & V) | (U & !V) | (!T & R & !U)

4

E
1
0
1
0
0
0
1
0
1
0
1
1
1
1
1
1

F
1
0
0
0
1
1
1
0
1
1
1
1
1
0
1
1

G
0
0

0
1
1
1

Diagramas de Veitch- Karnaugh
A=

A = ( !R...