adfgsfgdgf

GAL22V10
12 entradas dedicadas
10 pines E/S
Disponible encapsulado DIP (24 pines),
PLCC (28 pines) o baja tensión
(GAL22LV10).
10 OLMCs disponibles.
OLMCs programables como E o Scombinacional o como S secuencial.
OLMC formada por 1 flip-flop y 2
multiplexores
A la salida OLMC existe un buffer triestado
(nivel bajo, alto, alta impedancia).

GAL22V10 OUTPUT LOGIC MACROCELL (OLMC)Matriz AND‐OR

Multiplexor que activa 
el modo 
(combinacional o 
registrado) 

Elementos para programar una GAL
Ordenador (microcontrolador, memoria y sistema operativo).
Software deprogramación(compilador lógico).
ABEL, VHDL, VERILOG, AHDL.
Permite simular y depurar de forma completa un diseño
lógico antes de fabricar el hardware.
Procesan y sintetizan el diseño lógico introducido,convierten los datos introducidos en un fichero intermedio y
generan un archivo de salida JEDEC(mapa de estados o
mapa de fusibles)
Métodos para introducir el diseño lógico: ecuación
booleana,tabla de verdad o máquina de estados; métodos
de tipo esquemático: diagramas de tiempo y descripción
hardware.

Elementos para programar una GAL
Programador de SPLD(controlable por software).Tiene un programa controlador de software que
lee el archivo JEDEC, generado por el
compilador lógico, y lo convierte en instrucciones
que aplican las tensiones requeridas en pines
específicos delSPLD se alteran las celdas
especificadas de la matriz según el JEDEC.
JEDEC: Joint Electronic Device Engineering
Council

Usando Lattice, IspLever Classic
1.- Crear una nueva carpeta
2.-Ejecutar

3.- File
New Proyect

Seleccionar el tipo de GAL

Se puede Seleccionar adicionar un proyecto creado anteriormente en
alguna plataforma de diseño (ISE de Xilinx ó Maxplus de Altera)mediante Add Source , y se selecciona nuestro archivo con extensión
VHD o en su debido caso comenzar a crear un nuevo proyecto inicial.

Adición de programa

Seleccionar un modulo de VHDL para el...