alteric


Resumen--“Implementación del procesador ALTERIC”, consiste en la implementación de un procesador representativo de 32 bits llamado ALTERIC, basado en el procesador RIC (Representative Instructional Computer). ALTERIC es un procesador real, que conserva la arquitectura principal y el conjunto de instrucciones del “Simulador Didáctico de un Procesador PCSIM V”. Es la segunda implementación enhardware de un proyecto relacionado con el procesador RIC en la Pontificia Universidad Javeriana, como herramienta didáctica en el área de técnicas digitales, después del “Procesador didáctico E-RIC”. Ha sido implementado en hardware en un dispositivo de lógica programable de la familia ACEX 1K de Altera, con un circuito impreso de soporte y utilizando el software MAX+Plus II se desarrolló el diseñoAHPL y VHDL del procesador. Se ha implementado en el procesador una unidad de control que permite conocer los registros internos del procesador según instrucción del programa o por un bus de entrada.

Palabras clave--ALTERIC, Bus espía, MAX+Plus II, PCSIM, Procesador, RIC, VHDL.


Fig.1 Arquitectura, unidades funcionales y señales de ALTERIC

I. INTRODUCCIÓN
EL procesador RIC fuepropuesto, por los investigadores de la Universidad de Arizona, Frederick Hill y Gerald Peterson en su libro “DIGITAL SYSTEMS Hardware Organization and Design” [1], como un procesador de 32 bits con arquitectura de tres buses internos y un conjunto de instrucciones de 16 y 32 bits. Este procesador ha sido base para muchos trabajos de grado realizados en la Pontificia Universidad Javeriana, todos bajo ladirección del Ing. Francisco Viveros.
Entre estos trabajos se encuentran el “Procesador didáctico E-RIC” [2] y las diferentes versiones del “Simulador didáctico de un procesador PCSIM”, siendo las más recientes las versiones PCSIM IV [3] y PCSIM V [4]. En todos estos trabajos se han realizado modificaciones al procesador RIC original.
ALTERIC, es un trabajo que tiene como objetivo principal laimplementación del procesador RIC modificado de acuerdo con las diversas versiones de PCSIM en un PLD (Programmable Logic Device) de la familia ACEX 1K de Altera, y como objetivos específicos mantener la arquitectura principal y el conjunto de instrucciones del procesador RIC y la implementación de un control para verificar registros un bus de salida donde los datos son presentados.
II.DESCRIPCIÓN DEL PROCESADOR
El procesador ALTERIC es un procesador no comercial, donde los bloques más importantes del procesador son la arquitectura, el conjunto de instrucciones, la máquina de estados y el control del bus espía.
A. Arquitectura
ALTERIC es un procesador con arquitectura Von Neuman de tres buses, de 32 bits de datos y 24 bits para direcciones de memoria. La arquitectura la conforman la ALU(Arithmetic and Logic Unit), los buses y los registros. (Figura 1)
Incorpora muchas de las características de procesadores comerciales como el Motorola 68000, Zilog Z80 y National 16032, en cuanto manejo de interrupciones, comunicación con periféricos, manejo de instrucciones de 16 y 32 bits, modos de direccionamiento, direccionamiento de memoria 24 bits y algunas instrucciones específicas.
1)ALU
Es la unidad aritmética y lógica del procesador, se encarga de realizar las operaciones aritméticas, lógicas, rotaciones y desplazamientos. Cuenta con dos entradas de 32 bits conectadas a los buses internos ABUS y BBUS, una entrada de acarreo de 1 bit desde la bandera de acarreo en el registro de estados, una entrada de control de 5 bits y una salida de 32 bits conectada al OBUS y cuatrosalidas de 1 bit correspondientes a las banderas de acarreo, desbordamiento, cero y negativo.
2) Buses
ALTERIC posee tres buses internos de 32 bits que son ABUS, BBUS y OBUS. Posee dos buses externos, DBUS y ADBUS que conectan al procesador con la memoria y los periféricos. DBUS es un bus bidireccional de datos de 32 bits y ADBUS es un bus de salida de 24 bits de direcciones.
También posee otros...