Alu: Unidad Aritmético Lógica

ALU: Unidad Aritmético Lógica
Baena Angélica, Gutiérrez Silvio. Estudiantes UNAL
Resumen—En este informe se presenta el diseño para la Unidad Aritmético Lógica ALU de n bits, mostramos las etapas de diseño, además de esto contamos con las imágenes obtenidas en la implementación y el código realizado en Verilog.

Palabras Claves— Lógica combinacional, sistemas de numeración, teoremasboléanos[1].
INTRODUCCIÓN
La unidad aritmético lógica, también conocida como ALU, es un circuito digital que realiza operaciones aritméticas (como suma, resta, incremento) y operaciones lógicas (y, o, no), entre dos números. A continuación mostraremos el diseño para el funcionamiento de una alu de n bits que realiza operaciones entre 2 números A y B.
Diseño
Para el diseño seguimos los siguientespasos:
1. Entender el problema: Básicamente se nos solicita diseñar un dispositivo el cual pueda sumar, restar, mostrar los valores en A y B, incrementar A en +1, realizar las operaciones lógicas entre A y B de OR, AND, XOR y NOT A.
2. Definir las Variables de entrada, salida y control.

a. Variables de entrada: A, B, Ci.
Las Entradas A, B, son los números binarios que pueden ser den bits, y Ci es el acarreo de entrada binario que toma valores de 1 o 0.

b. Variables de Salida: Co y Z.
Las Salida Z es el resultado de la operación entre los números A y B; y Co es el acarreo de salida.

c. Variable de control S.
El Selector S es permite escoger la operación que se va a llevar a cabo.
3. Diagrama de Variables

Ilustración 1 Diagrama de Variables entraday salida.

Para poder desarrollar las operaciones de la ALU, utilizamos los siguientes dispositivos: Full Adder, Aritmetic Extender, Logic Extensor y CI; a continuación se observan las tablas de verdad de cada uno de los módulos y en la ilustración 2 se muestra la disposición de los mismos.

Ilustración 2 Disposición de los módulos Full Adder, Logic Extender, Aricmetic Extender y CI.Seleccionador S.
Lo que hacemos en este punto es marcar cada operación con un número como lo muestra la tabla1.

Tabla 1 Tabla de Verdad de S
S | OPERACIÓN |
0 | A |
1 | A + B |
2 | A - B |
3 | A + 1 |
4 | A & B |
5 | A OR B |
6 | A XOR B |
7 | A |

Sumador de 4 bits
Para Diseñar el Sumador tomamos en cuenta el proceso de suma aritmética, donde contamos con los dos números Ay B a sumar, el resultado Z, y dos acarreos que nosotros llamaremos Ci (acarreo de entrada) y Co (acarreo de salida), la disposición de estas variables se puede observar en la ilustración 3 y la caja negra en la ilustración 2.

Ilustración 2 Caja negra del sumador con las variables de entrada y salida.

Ilustración 3 Especificación de Variables de entrada y salida en el Sumador.

Siguiendolas ilustraciones 2 y 3 y sabiendo que los números serán ingresados en código binario sabemos que Ci solo puede tomar dos valores (0 ó 1), además que las entradas A y B son de n bits cada una (asumiremos 4 bits por el momento es decir a tiene componentes A0 A1 A2 y A3 y B tiene componentes B0 B1 B2 y B3). Tenemos la siguiente tabla de verdad:

Tabla 2 Tabla de verdad del Sumador
Entradas |Salidas |
A | B | Ci | Z | Co |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 | 0 |
0 | 1 | 0 | 1 | 0 |
0 | 1 | 1 | 0 | 1 |
1 | 0 | 0 | 1 | 0 |
1 | 0 | 1 | 0 | 1 |
1 | 1 | 0 | 0 | 1 |
1 | 1 | 1 | 1 | 1 |

Entonces para las salidas tenemos:
Z=ABCi+ABCi+ABCi+ABCi
Simplificando un poco más tenemos:
Z=ABCi+BCi+ABCi+BCi
Z=AB⊕Ci+AB⨀Ci
Hacemos que X=B⊕Ci→Z=AX+AX=A⊕X
Entonces tenemos quefinalmente Z=A⊕B⊕Ci.

Por otro lado tenemos que Co=BCi+ACi+AB.

Con estas dos ecuaciones armamos el circuito lógico y obtenemos un sumador.

Aritmetic Extender: AE
Tabla 3 Tabla de Verdad del Extensor Aritmético
IN | OUT |
S2 | S1 | S0 | B | AE |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 0 | 1 | 0 |
0 | 0 | 1 | 0 | 0 |
0 | 0 | 1 | 1 | 1 |
0 | 1 | 0 | 0 | 1 |
0 | 1 | 0 | 1 | 0 |
0 | 1 | 1...