amor


2. DISEÑO DEL CONTADOR DE 0-7

El contador es un contador de tres bits, este contador iniciará en ceros e ira incrementando hasta llegar a siete en binario posteriormente reiniciara su conteo,esto por cada pulso de reloj que se presente en la entrada de reloj de los Flip-Flop, a continuación se detallan los pasos para este diseño.

Paso 1. Se plantea en forma tabular los estadospresentes y estados siguientes para cada Flip-Flop y se plantean las combinaciones de entrada para el estado siguiente.

Tabla de estados para el contador binario de tres bit. Con flip flip tipo JK
Estadopresente
Q(t)
Estado siguiente
Q(t+1)
Entradas de cada Flip Flop
C
B
A
QC
QB
QA
QC
QB
QA
JC
KC
JB
KB
JA
KA
0
0
0
0
0
1
0
X
0
X
1
X
00
1
0
1
0
0
X
1
X
X
1
0
1
0
0
1
1
0
X
X
0
1
X
0
1
1
1
0
0
1
X
X
1
X
1
1
0
0
1
0
1
X
0
0
X
1
X
1
0
11
1
0
X
0
1
X
X
1
1
1
0
1
1
1
X
0
X
0
1
X
1
1
1
0
0
0
X
1
X
1
X
1

Se puede apreciar en la tabla el estado presente para cadaFlip-Flop y el estado siguiente, así para el estado presente de QC=0 el estado siguiente QC=0 se requiere una combinación de entrada para JC=0 y KC=X, para el estado presente de QB=0 y el estado siguienteQB=0 se requiere que JB=0 y KB=X, para el estado presente de QA=0 y el estado siguiente QA=1 se requiere que las entradas estén en JA=1 y KA=X.

Paso 2. A continuación se realiza la simplificación delas ecuaciones de entrada para cada Flip-Flop. Como se muestra a continuación.






Las ecuaciones de estado que resultaron para este diseño son:
JC=KC=QBQA
JB=KB=QA
JA=KA=1

Paso 3.Se dibuja el diagrama lógico, la señal de reloj la generamos con un temporizador como el LM555 la frecuencia es ajustada a nuestro gusto, se observa que PR (pone a 1 la salida Q) es activo en bajo...