Arquitectura arm

Resumen
En este documento se revisa la arquitectura del microprocesador ARM (Advanced Risc Machine) de ARM, Ltd. Primero se comenta algo de la historia de la arquitectura, después analizaremos la implementación de la arquitectura en dos sabores: StrongARM de Intel y nnARM (nnARM is not an ARM) del grupo opencores. Para finalizar le daremos un vistazo a aspectos interesantes de la arquitecturaARM, como el soporte a tecnologias como Bluetooth y Java. En el apendice 1 menciono los dispositivos que hoy en dóa utilizan la arquitectura ARM. En el apendice 2 hay una linea de tiempo con algunos de los eventos importantes alrededor de la arquitectura ARM. En el apendice 3 hay una lista de sistemas operativos que dan soporte a la arquitectura ARM.
Historia
La arquitectura ARM (Advanced RISCMachine) fue creado en 1985 por el Acorn Computer Group, como el primer procesador RISC con gran impacto comercial en el mundo.
La filosofia RISC (Reduced Instruction Set Computer) es que la eficiencia viene de hacer las cosas menos complicadas. Gracias a su diseno sencillo, el ARM tiene relativamente pocos componentes en el chip, por lo que no alcanza altas temperaturas y tiene bajosrequerimientos de energia. Lo anterior lo ha hecho candidato perfecto para el mercado de aplicaciones incrustradas (embedded aplications) que van desde un telefono celular hasta una lavadora.
En 1987, la arquitectura ARM tuvo su primera aparición en productos comerciales con los asistentes digitales personales Newton de Apple. En 1995, Digital Semiconductor y ARM, Ltd. crean el StrongARM, que basicamente esun core que utiliza el conjunto de instrucciones de la arquitectura ARM, pero es implementado con la tecnologia de la serie Alpha de Digital Semiconductor. De aquí nace el StrongARM de 200 Mhz. En 1998, Intel obtiene una licencia de Digital Semiconductor y ARM, Ltd. para producir el StrongARM a partir del 2000, con algunos cambios que lo hacen tres veces más rápido que el anterior, utilizando menosenergia que el actual.
3 StrongARM de Intel
El microprocesador Intel StrongARM SA-1110 implementa el conjunto de instrucciones de la arquitectura ARM, con las siguientes caracteristicas:
Soporte para Big endian y Little endian
Cache de Datos (Dcache) de 8 kbytes, cache asociativo de 32 vias
Cache de Instrucciones (Icache) de 16 Kbytes, cache asociativo de 32 vias
minicache, para guardarlos datos que sean desechados de los caches superiores (cache de datos, cache de instrucciones)
MMUs de 32 entradas, mapea 4kbyte, 8 kbyte o 1 Mbyte
Buffer de escritura de 8 entradas, entre 1 y 16 bytes cada una
Buffer de lectura de 4 entradas, con 1,4 o hasta 8 words
Los MMUs del SA-1110 proveen de TLBs de 32 entradas separados, uno para el flujo de instrucciones y otro para el flujo dedatos.
Cada uno de estas 32 entradas pueden mapear segmentos, páginas grandes o páginas pequeñas de la memoria.
El cache de datos y el cache de instrucciones estan implementados como bloques de 32 bytes, proveen de asociatividad de 32 vias con reemplazo de victimas implementado con una variante del algoritmo round-robin. El minicache tiene 16 entradas y es asociativo en 2 vias, implementando lalgoritmo LRU (Last recent used) para el reemplazo de victimas. El buffer de lectura permite hacer un prefetch de datos importantes a traves de software, previniendo esperas de pipeline durante las lecturas a memoria. El buffer de lectura tiene cuatro entradas, y cada entrada puede contener 1, 4 u 8 palabras (words).
El buffer de escritura aumenta el desempeño global del sistema al fungir comobuffer entre la frecuencia de reloj del CPU y el bus de la memoria cuando los datos comienzan a ser escritos del CPU a la memoria. El buffer de escritura es de 8 entradas y puede contener desde 1 hasta 16 bytes cada uno. El controlador rutea todas las fuentes de interrupción al CPU, sin importar si son del tipo FIQ o IRQ. IRQ tiene una prioridad menor, puede ser interrumpido por FIQ. FIQ es unico...