Arquitectura Arm

ARM
• En la actualidad, ARM Ltd no hace
procesadores, solo los diseña y licencia sus
diseños a fabricantes (P. ej: Analog Devices,
Atmel, Cirrus Logic, Hyundai, Intel, Oki, Plilips,
Samsung, Sharp, Lucent, 3Comp, HP, IBM,
Sony, etc.).

TDII - Microcontroladores - ARM

1

TDII - Microcontroladores - ARM

2

1

Características
•
•
•
•
•
•
•
•
•

Computadora de 3direcciones (registros) de 32 bits
Ciclos de máquina de un solo reloj
Extensión Thumb
Excepciones vectorizadas
Número de transistores: > 74,209 implica bajo consumo.
Frecuencias de operación: 45 – 133 MHz.
Bus de 32 bits para datos e instrucciones.
Elevado rendimiento: hasta 120 MIPS.
Elevada densidad de código (Diseñado para trabajar en C)

TDII - Microcontroladores - ARM

3Características
• Se basa en Arquitectura RISC.
• 37 registros de 32 bits (16 disponibles).
• Registros 0 a 7 disponibles en todo
momento
• Memoria caché (dependiendo de la
aplicación)
• Estructura del bus tipo Von Neuman
(ARM7), tipo Harvard ( ARM9)
TDII - Microcontroladores - ARM

4

2

Risc
• Instrucciones de Procesamiento de datos
• Instrucciones de Transferencia de Datos
• Instruccionesde Control de Flujo

TDII - Microcontroladores - ARM

5

Revisiones
ARMv7
version

ARM1156T2F-S™
ARM1136JF-S™
ARMv6
ARM102xE XScaleTM

ARM1176JZF-S™
ARM1026EJ-S™

ARMv5
ARM7TDMI-S™ StrongARM

SC100™

1994

1996

ARM9x6E ARM926EJ-S™
SC200™
ARM92xT

®

ARM720T™

1998

2000

2002

TDII - Microcontroladores - ARM

2004

2006

6

3

Datos einstrucciones
• Tipos de datos de 8/16/32 bits
• Todos las familias de procesadores
ARM comparten el mismo conjunto de
instrucciones

TDII - Microcontroladores - ARM

7

ARM tiene 7 modos básicos de operación
– User : Modo NO privelegiado para la mayoría de las aplicaciones
– FIQ : Se ingresa con una interrupción de alta prioridad (fast).
– IRQ : Se ingresa con una interrupción de bajaprioridad (normal)
– Supervisor : Se ingresa en reset y cuando se ejecuta una SWI
– Abort : Se emplea para gerenciar violaciones en el acceso a memoria
– Undef : Se emplea para gerenciar instrucciones indefinidas
– System : Modo privilegiado que emplea los mismos registros que el
modo usuario
TDII - Microcontroladores - ARM

8

4

Tamaño de instrucciones y datos
•

ARM es una arquitecturade 32-bits.
– Byte significa 8 bits
– Halfword significa 16 bits
– Word significa 32 bits

•

El repertorio de instrucciones
– 32-bit ARM
– 16-bit Thumb

•

Los que tienen la extensión Jazelle ejecutan código Java

RISC
• Instrucciones conceptualmente simples.
• Transferencias Memoria/Registros exclusivamente
LOAD/STORES.
• Las operaciones aritméticas son entre registros.
•Tamaño de instrucciones uniformes.
• Pocos formatos para las instrucciones.
• Conjunto de instrucciones ortogonal: poco o ningún
traslape en la funcionalidad de las instrucciones.
• Pocos modos de direccionamiento.
TDII - Microcontroladores - ARM

10

5

Risc
• Casi todas las instrucciones se ejecutan en un
ciclo de reloj.
• Tendencia a tener un gran número de registros.
•Arquitectura
RISC
predomina
en
los
procesadores de elevado rendimiento.

TDII - Microcontroladores - ARM

11

Registros ARM
Current Visible Registers
Registros visibles
SVC Mode
Undef Mode
FIQ Mode
User Mode
IRQ Mode
Abort Mode

r0
r0
r1
r1
r2
r2
r3
r3
r4
r4
r5
r5
r6
r6
r7
r7
r8
r8
r9
r9
r10
r10
r11
r11
r12
r12
r13
r13
r13
r14
r14
r14
r15
r15

Bankedout Registers
Banked out Registers
Banked out Registers
Banked out Registers
User
User

FIQ
FIQ

r8
r9
r10

r8
r8
r9
r9
r10
r10
r11
r11
r12
r12
r13
r13
r14
r14

r11
r12
(sp)
(sp)
(sp)
(lr)
(lr)
(lr)
(pc)
(pc)

cpsr
cpsr
spsr
spsr
spsr

r13
r13
r14
r14

(sp)
(sp)
(lr)
(lr)

IRQ
IRQ

spsr
spsr

(sp)
(sp)
(lr)
(lr)

SVC
SVC...