Arquitectura de Computadoras
Páginas: 3 (619 palabras)
Publicado: 30 de agosto de 2015
3.5. PCI
El bus PCI (Peripheral Component Interconnect, Interconexión de Componente Periférico) es un bus muy popular de ancho de banda elevado, independiente del procesador, que se puede utilizarcomo bus periférico o bus para una arquitectura de entreplanta. Comparado con otras especificaciones comunes de bus.
El estándar actual permite el uso de hasta 64 líneas de datos a 66 MHz, para unavelocidad de transferencia de 528MB, o 4,224Gbps. Pero no es precisamente su elevada velocidad la que hace atractivo al PCI.
Intel empezó a trabajar en el PCI en 1990 pensando en sus sistemas basadosen el Pentium. Muy pronto Intel cedió sus patentes al dominio público y promovió la creación de una asociación industrial, la PCI SIG ( de Special Interest Group), para continuar el desarrollo ymantener la compatibilidad de las especificaciones del PCI.
El PCI esta diseñado para permitir una cierta variedad de configuraciones basadas en microprocesadores, incluyendo sistemas tanto de uno comode varios procesadores.
La Figura 3.22a muestra la forma usual de utilizar el bus PCI en un sistema monoprocesador.
Órdenes del PCI
La actividad del bus consiste en transferencias entreelementos conectados al bus, denominándose maestroal que inicia la transferencia. Los tipos de ordenes son:
Reconocimientos de Interrupción
Ciclo especial
Lectura de E/S
Escritura en E/S
Lectura de memoriaTransferencia de Datos
Toda la transferencia de datos en el bus PCI es una transacción única que consta de una fase de direccionamieno y una o más fases de datos. Todos los eventos se sincronizanen las transacciones de bajada de reloj. A continuación se describen los eventos significativos señalados en el diagrama:
Una vez que el maestro del bus ha obtenido el control del bus, debe iniciarla transacción activando FRAME. Esta línea permanece activa hasta que el maestro está dispuesto para terminar la última fase de datos.
Al comienzo del ciclo de reloj 2, el dispositivo del que se lee...
El bus PCI (Peripheral Component Interconnect, Interconexión de Componente Periférico) es un bus muy popular de ancho de banda elevado, independiente del procesador, que se puede utilizarcomo bus periférico o bus para una arquitectura de entreplanta. Comparado con otras especificaciones comunes de bus.
El estándar actual permite el uso de hasta 64 líneas de datos a 66 MHz, para unavelocidad de transferencia de 528MB, o 4,224Gbps. Pero no es precisamente su elevada velocidad la que hace atractivo al PCI.
Intel empezó a trabajar en el PCI en 1990 pensando en sus sistemas basadosen el Pentium. Muy pronto Intel cedió sus patentes al dominio público y promovió la creación de una asociación industrial, la PCI SIG ( de Special Interest Group), para continuar el desarrollo ymantener la compatibilidad de las especificaciones del PCI.
El PCI esta diseñado para permitir una cierta variedad de configuraciones basadas en microprocesadores, incluyendo sistemas tanto de uno comode varios procesadores.
La Figura 3.22a muestra la forma usual de utilizar el bus PCI en un sistema monoprocesador.
Órdenes del PCI
La actividad del bus consiste en transferencias entreelementos conectados al bus, denominándose maestroal que inicia la transferencia. Los tipos de ordenes son:
Reconocimientos de Interrupción
Ciclo especial
Lectura de E/S
Escritura en E/S
Lectura de memoriaTransferencia de Datos
Toda la transferencia de datos en el bus PCI es una transacción única que consta de una fase de direccionamieno y una o más fases de datos. Todos los eventos se sincronizanen las transacciones de bajada de reloj. A continuación se describen los eventos significativos señalados en el diagrama:
Una vez que el maestro del bus ha obtenido el control del bus, debe iniciarla transacción activando FRAME. Esta línea permanece activa hasta que el maestro está dispuesto para terminar la última fase de datos.
Al comienzo del ciclo de reloj 2, el dispositivo del que se lee...
Leer documento completo
Regístrate para leer el documento completo.