arquitectura de computadores



Ejercitación Nº:……Uno…………….. Fecha:…………………………………….

Curso:…………………………………….. Aula : …………………………………….

Grupo / Alumno:……Modelo desarrollado en clase…Guia de resolución……….……
_____________________________________________________________________

Buses y modelo básico de computador basado en microprocesador:

Objetivo: Relacionar los módulos básicos de un computador. Dimensionar losbuses y su relación con los registros para operaciones y direccionamiento. Establecer el origen y el destino de las señales que por ellos circulen. Introducción a las señales de control de lectoescritura, reinicio, interrupción y reloj.

Registros Uso general A B opcional O

Condición y banderas CR Flags N Z V C E

Contador de programa PCApuntador de pila SP

Índice IX

Registros Interfaz de microprocesador:

Datos de Memoria MDR (No admiten programación)
Direcciones de Memoria MAR (No admite programación)
Control CTL (Varias señales entrantes y salientes)


A B (General Purpose Registers) Operaciones aritmético lógicas , Contadores, Resguardos …
O (Out Register ) En el modelo almacenalos resultados de las operaciones de la UAL (Opcional )
CR ( Condition Register o PSW Program Status Word )
N Flag de signo del resultado de una operación UAL
Z Flag de cero del resultado de una operación UAL
V Flag de Overflow o desborde con pérdida de información
C Flag de Acarreo o desborde de suma sin pérdida de información
E Flag de error en la operación, Paridad,Instrucción no valida etc…
PC ( Program Counter ) Apuntador de la dirección de memoria asociada al la instrucción en ejecución.
SP ( Stack Pointer ) Apunta a una dirección de memoria donde se apilaran los registros.
IX ( Registro Indice ) Puntero, direccionamiento indirecto. Otras funciones; contador auxiliar, resguardo.

Registros de interfaz no programables

MDR (Memory data Register )
MAR(Memory Address Register )

Modulos del Modelo

UCP Unidad Central de Proceso (CPU Central Processing Unit )
UC Unidad de Control (CU Control Unit )
UAL Unidad Aritmético Lógica (ALU Arithmetic Logic Unit )

RAM Memoria principal de lectoescritura “ Memoria de acceso aleatorio ( Random Access Memory ) “
ROM Memoria de lectura solamente (Read Only Memory )
E/S Canal de Entra Salida ( I/O Input / Output Channel )
Completar el gráfico con los datos asignados indicando: los buses, cantidad de líneas y subíndices

Palabra del Procesador ( Processor Word ): Tamaño del bus de datos ( D Bus Size ): 8
Espacio de direcciones ( Address Space ): Tamaño del bus de dirrecciones ( A Bus Size ): 16__
Representar el origen, destino y sentido de las líneas del bus de control R/W, RESET, IRQ, CLK
Lectoescritura R read ( 1 ) W = no-write ( 0 ).
Reinicio RESET
Pedido de Interrupción IRQ Interrupt Request
Reloj CLK Clock
Representar el bus de alimentación con Vsv1 y GND atodos los Modulos. Vsv2, – Vsv3 a E/S
Tensiones de alimentación ( Vsx Voltage Supply )
Retorno de alimentación o tierra ( GND Groung )

Completar el mapa de memoria con los siguientes datos asignados, representando la memoria RAM disponible en la parte baja y la ROM disponible en la Alta, El espacio de E/S comienza en el medio del mapa y avanza hacia la parte alta. Posicionar los vectresSP , RESET y IRQ

Tamaño de RAM (base 10) 16384 Bytes: …16384…..… Palabras: …16384…….
Tamaño de ROM (base 10) 4096 Bytes: …. 4096..…… Palabras: … .4096…….
Espacio de E/S (base 10) 1024 Bytes: …..1024..…… Palabras: .….1024…….

Dirección de Apuntador de pila (base 16) :EN RAM dir asignada XXXX h...…………….....

Dirección de Vector de arranque o RESET (base 16)...