Arquitectura de los FPGAs. Circuitos Digitales 2

Investigación N° 2
Arquitectura de FPGAs

Participantes:
Estephanie Lopez
Jorge García
Ricardo Chan

Ciudad de Panamá, 19 de Febrero de 2014

Introducción.

Una FPGA (del inglés Field Programmable Gate Array) es un dispositivo
semiconductor que contiene bloques de lógica cuya interconexión y funcionalidad
puede ser configurada 'in situ' mediante un lenguaje de descripciónespecializado. La
lógica programable puede reproducir desde funciones tan sencillas como las llevadas a
cabo por una puerta lógica o un sistema combinacional hasta complejos sistemas en un
chip.
Las FPGAs se utilizan en aplicaciones similares a los ASICs sin embargo son más
lentas, tienen un mayor consumo de potencia y no pueden abarcar sistemas tan
complejos como ellos. A pesar de esto, las FPGAstienen las ventajas de ser
reprogramables (lo que añade una enorme flexibilidad al flujo de diseño), sus costes de
desarrollo y adquisición son mucho menores para pequeñas cantidades de dispositivos
y el tiempo de desarrollo es también menor.
Ciertos fabricantes cuentan con FPGAs que sólo se pueden programar una vez, por lo
que sus ventajas e inconvenientes se encuentran a medio camino entrelos ASICs y las
FPGAs reprogramables.

En la presente investigación se estudia la arquitectura de los FPGA, para lograr una mejor
comprensión de su estructura y funcionamiento, también se estudia sus aplicaciones, etapas
del proceso de diseño con FPGAs y los distintos sistemas de programación y otras
características importantes.

Arquitectura de los FPGAs
La arquitectura básica de losFPGAs consiste en un arreglo de bloques lógicos
programables (CLB) y canales de comunicación. El diseño de un CLB varia de un
fabricante a otro. Múltiples conectores de entrada y salida pueden caber en el tamaño largo
de una fila o el ancho de una columna. Generalmente, todos los canales de comunicación
tienen el mismo ancho (numero de cables). Cualquier circuito de aplicación puede ser
hechodentro de la FPGA, siempre y cuando esta disponga de los recursos necesarios. Un
bloque lógico típico de FPGA consiste en 4 entradas a una tabla de funciones lógicas
llamadas ´´Lookup Tables´´, y un flip-flop como se muestra en la siguiente grafica.

Hay solamente una salida, la cual puede ser ambas, la salida registrada o no registrada por
el flip-flop, proveniente de la salida de la tabla defunciones lógicas. El bloque lógico tiene

entonces 4 entradas para la tabla y una entrada de reloj para el flip-flop. Las señales de reloj
y otras más, son manejadas por separado en FPGAs comerciales.
Por ejemplo para esta arquitectura, la localización de los pines de los bloques lógicos de la
FPGA son mostrados abajo.

Cada entrada es accesible desde un lado del bloque lógico, mientrasque el pin de salida
puede conectarse a cables de comunicación en ambos canales, el de la derecha y el canal
debajo del bloque lógico. Cada pin de salida del bloque lógico puede conectarse a cualquier
segmento de cable en el canal de comunicación adyacente a él. Similarmente, un conector
de entrada y salida puede conectarse a cualquier segmento de cable en el canal de
comunicación adyacente aél.
Generalmente, cada segmento de conexión atraviesa solamente por un bloque lógico, antes
de que este termine en una de las cajas de interruptores. Mediante la selección de
conexiones a través de los interruptores programables que están dentro de las cajas de
conexiones, se pueden hacer líneas de conexión más largas. Para interconexiones más
rápidas, algunas arquitecturas de FPGA usan líneasde conexiones más largas que
atraviesan múltiples bloques lógicos. En cada punto donde se intersecan, un canal de
conexión vertical y un canal horizontal, hay una caja de interruptores que permite conectar
una línea, a otra tres posibles líneas adyacentes dentro del segmento del canal. Una línea
solo puede conectarse con otra de las tres posibles anteriormente mencionadas, no puede...