Arquitectura del computador

UNIVERSIDAD NACIONAL DE CHIMBORAZO
FACULTAD DE INGENIERIA
ESCUELA DE SISTEMAS Y COMPUTACION

TRABAJO DE
ARQUITECTURA DE COMPUTADORAS

NOMBRE:
MAYRA VILLACRES RECALDE

AÑO:
TERCERO“SISTEMAS”

Tecnología TTL
– TTL: Transistor-Transistor Logic
– Tensiones de alimentación: GND=0V,+Vcc=5 V
– Nivel de tensión de entrada para el 0 lógico:
• VIL(min) = 0V
• VIL(max) = 0,8V
– Nivel detensión de entrada para el 1 lógico:
• VIH(min) = 2V
• VIH(max) = 5V
– Nivel de tensión de salida para el 0 lógico:
• VOL(min) = 0V
• VOL(max) = 0,4V
– Nivel de tensión de salida para el 1lógico:
• VOH(min) = 2,4V
• VOH(max) = 5V

* Su tensión de alimentación característica se halla comprendida entre los 4,75v y los 5,25V (como se ve un rango muy estrecho).
* Los niveles lógicosvienen definidos por el rango de tensión comprendida entre 0,2V y 0,8V para el estado L (bajo) y los 2,4V y Vcc para el estado H (alto).
* La velocidad de transmisión entre los estados lógicos essu mejor base, si bien esta característica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, LS, S, etc y últimamente losCMOS: HC, HCT y HCTLS. En algunos casos puede alcanzar poco más de los 250 MHz.
* Las señales de salida TTL se degradan rápidamente si no se transmiten a través de circuitos adicionales detransmisión (no pueden viajar más de 2 m por cable sin graves pérdidas).
TTL trabaja normalmente con 50V.
La series clásicas TTL son:
– 74L: TTL de bajo consumo
– 74S: TTL Schottky (alta velocidad)
– 74LS:TTL Schottky de bajo consumo
– 74AS/ALS: Schottky avanzada y Schottky avanzada de bajo consumo
– 74F: TTL rápida
Tecnología CMOS
– CMOS: Complementary Metal Oxide. Semiconductor (trans. efecto decampo)
– Tensiones de alimentación variables: 0÷VDD
– Suponiendo VDD=5V:
• Nivel de tensión de entrada para el 0 lógico:
– VIL(min) = 0V
– VIL(max) = 1,5V
• Nivel de tensión de entrada...