arquitectura

UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO311 Estructuras de Computadores

12. Diseño de un Procesador. (Monociclo)
12.1 Especificación de instrucciones.
El primer paso es la especificación de la arquitectura del repertorio de instrucciones y de
las instrucciones que podrá ejecutar el procesador.
Se elige modelo Carga-Almacenamiento, y la siguienteespecificación de instrucciones en
assembler del procesador:
• Suma, resta y slt ( R )
add rd, rs, rt
sub rd, rs, rt
slt
rd, rs, rt

op
31
26
6 bits

rs
25
21
5 bits

rt
rd
20
15
16
11
5 bits
5 bits
Formato R

op
31
26
6 bits

rs
25
21
5 bits

rt
20
16
5 bits
Formato I

• Or inmediato ( I )
ori
rt, rs, inm16
• Carga y Almacenamiento(I).
lw
rt, inm16(rs)
swrt, inm16(rs)
• Bifurcación ( I )
beq rs, rt, rótulo
•
j

shamt
10
6
5 bits

funct
5
0
6 bits

inmediato16
15
00
16 bits

Salto incondicional. ( J )
rótulo

Si bien el repertorio es restringido, es lo suficientemente poderoso para representar una
gran variedad de algoritmos.
Nótese que en este caso particular no es necesario el campo que especifica el tamaño de loscorrimientos, y tampoco se requiere un código de operación de 6 bits. Sin embargo, se
mantendrá el mismo formato de instrucciones del procesador MIPS, ya que lo que importa
es ilustrar los principios de diseño del procesador (no hay especificaciones de entradasalida, frecuencia del reloj, etc.).

Prof. Leopoldo Silva Bijit.

31-08-2004

223

UNIVERSIDAD TECNICA FEDERICO SANTA MARIADEPARTAMENTO DE ELECTRONICA
ELO311 Estructuras de Computadores

12.2. Manual de Programación MIPS reducido.
Códigos Binarios
Assembler.
OP
Rs Rt Rd
Sham Funct
Nem
t
o
00000 Fte1 Fte2 Dst
00000 10000 R add
0
0
00000 Fte1 Fte2 Dst
00000 10001 R sub
0
0
00000 Fte1 Fte2 Dst
00000 10101 R slt
0
0
00001
jmp26
J j
0
00010 Fte1 Fte2
label16
I beq
0
00110 Fte1 Dst
inm16
I ori
110001 Rbas Dst
offset16
I lw
1
e
10101 Rbas Fte1
offset16
I sw
1
e

Lenguaje Simbólico.
Campo Campo Camp Descripción
1
2
3
Dst,
Fte1,
Fte2 #Addition
Dst,

Fte1,

Fte2

#Subtract

Dst,

Fte1,

Fte2

#Set Less Than

jmp26
Fte1,
Dst,
Dst,
Fte1,

#Jump
Fte2,

label1 #Branch on
6
Equal
Fte1,
inm16 #OR
Immediate
Offset16(RBas #Load Word
e)Offset16(RBas #Store Word
e)

La especificación anterior, establece el número máximo de registros, el largo de palabra de
la memoria y el espacio de direccionamiento.
Se elige tener una operación con operando inmediato para visualizar los requerimientos de
este tipo de instrucciones.
Se decide implementar una bifurcación y un salto incondicional, para visualizar la forma de
resolver por hardware lasecuenciación y control del flujo de las instrucciones.
La bifurcación junto a la instrucción de comparación slt, permiten implementar todos los
operadores relacionales, que se emplean para programar condiciones.
El nombre monociclo, tiene que ver con los mecanismos de sincronización(o de
temporización) que se emplearán en el diseño; y cómo se entenderá más adelante éste es el
sistema mássimple que puede emplearse.
12.3. Transferencia entre registros.
El siguiente paso es detallar, en un lenguaje adecuado, los movimientos de datos y las
operaciones que se efectúan sobre ellos. Se empleará un lenguaje de transferencias entre
registros (se usa el Lenguaje C) para documentar cada una de las instrucciones. Deben

Prof. Leopoldo Silva Bijit.

31-08-2004

224

UNIVERSIDADTECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO311 Estructuras de Computadores

especificarse los operandos de entrada y salida, la operación a realizar y cuál será la
próxima instrucción a realizar.
Las instrucciones de bifurcación efectúan saltos relativos a PC. El programa que carga la
instrucción en la memoria efectúa el siguiente cálculo, para determinar el valor binario del...