Bits Config 18f45 2013 1

REGISTRO 1 DE CONFIGURACIÓN BAJO
DIRECCIÓN DEL BYTE 300000h

USBDIV: Bit de selección del reloj del USB (usado sólo en el modo Full-Speed; UCFG: FSEN = 1)
1 = fuente del reloj del USB viene de los 96MHz PLL divididos por 2
0 = fuente del reloj del USB viene directamente del bloque del oscilador primario sin postscaler

BIT 4-3 CPUDIV1:CPUDIV0: Bits de selección del Postscaler del relojdelsistema
Para modos del oscilador XT, HS, EC y ECIO:

11 = oscilador primario se divide por 4 para obtener el reloj del sistema
10 = oscilador primario se divide por 3 para obtener el reloj del sistema
01 = oscilador primario se divide por 2 para obtener el reloj del sistema
00 = oscilador primario usado directamente en el reloj del sistema (ningún postscaler)

Para modos del oscilador XTPLL, HSPLL,ECPLL y ECPIO:
11 = 96MHz PLL se divide por 6 para obtener el reloj del sistema
10 = 96MHz PLL se divide por 4 para obtener el reloj del sistema
01 = 96MHz PLL se divide por 3 para obtener el reloj del sistema
00 = 96MHz PLL se divide por 2 para obtener el reloj del sistema

BIT 2-0 PLLDIV2:PLLDIV0: Bits de selección del Prescaler del PLL
111 = se divide por 12 (la entrada del oscilador de48MHz)
110 = se divide por 10 (la entrada del oscilador de 40MHz)
101 = se divide por 6 (la entrada del oscilador de 24MHz)
100 = se divide por 5 (la entrada del oscilador de 20MHz)
011 = se divide por 4 (la entrada del oscilador de 16MHz)
010 = se divide por 3 (la entrada del oscilador de 12MHz)
001 = se divide por 2 (la entrada del oscilador de 8MHz)
000 = ningún prescaler (conducen 4MHz de entradadel oscilador PLL directamente)

REGISTRO 1 DE CONFIGURACIÓN ALTO
DIRECCIÓN DEL BYTE 300001h

BIT 7 IESO: Bit del intercambio interno y externo del oscilador
1 = modo del intercambio del oscilador permitido
0 = modo del intercambio del oscilador inhabilitado

BIT 6 FCMEN: Bit de permiso del monitor del reloj a prueba de fallos
1 = monitor del reloj a prueba de fallos permitido
0 = monitor delreloj a prueba de fallos inhabilitado

BIT 3-0 FOSC3:FOSC0: Bits de selección del oscilador
111x= oscilador HS, PLL permitido (HSPLL)
110x= oscilador HS (HS)
1011= oscilador interno, oscilador HS utilizado por el USB (INTHS)
1010= oscilador interno, XT utilizado por USB el (INTXT)
1001= oscilador interno, CLKO en RA6, EC utilizado por el USB (INTCKO)
1000= oscilador interno, puerto en RA6, ECutilizado por el USB (INTIO)
0111= Oscilador EC, PLL permitido, CLKO en RA6 (ECPLL)
0110= Oscilador EC, PLL permitido, puerto en RA6 (ECPIO)
0101= Oscilador EC, CLKO en RA6 (EC)
0100 = Oscilador EC, puerto en RA6 (ECIO)
001x= oscilador XT, PLL permitido (XTPLL)
000x = oscilador de XT (XT)

REGISTRO 2 DE CONFIGURACIÓN BAJO
DIRECCIÓN DEL BYTE 300002h)

BIT5 VREGEN: Bit de permiso del regulador internode tensión del USB
1 = regulador de tensión del USB permitido
0 = regulador de tensión del USB inhabilitado

BIT 4-3 BORV1:BORV0: Bits de ajuste de la tensión de los resets por caída de tensión
11 = ajuste mínimo
.
..
00 = ajuste máximo

BIT 2-1 BOREN1:BOREN0: Bit de permiso del reset por caída de tensión
11= reset permitido en hardware solamente (SBOREN desactivado)
10= reset permitido enhardware solamente e inhabilitado en modo sleep (SBOREN desactivado)
01= reset permitido y controlado por software (SBOREN permitido)
00= reset desactivado en hardware y software

BIT 0 PWRTEN: Bit de permiso del temporizador de inicio (PWRT)
1 = PWRT inhabilitado
0 = PWRT permitido
REGISTRO 2 DE CONFIGURACIÓN ALTO
DIRECCIÓN DEL BYTE 300003h)

BIT 4-1 WDTPS3:WDTPS0: Bits selectores del Postscaler deltemporizador del perro guardián
1111 = 1:32,768
1101 = 1:8,192
1011 = 1:2,048
1001 = 1:512
0111 = 1:128
0101 = 1:32
0011 = 1:8
0001 = 1:2

1110 = 1:16,384
1100 = 1:4,096
1010 = 1:1,024
1000 = 1:256
0110 = 1:64
0100 = 1:16
0010 = 1:4
0000 = 1:1

BIT 0 WDTEN: Bit de permiso del temporizador del perro guardián
1 = WDT permitido
0 = WDT inhabilitado (el bit de control es SWDTEN)

REGISTRO 3 DE...