Bloques Estandarizados

Sistemas Digitales

Bloques estandarizados
Mario Medina C. mariomedina@udec.cl

Más allá de las puertas lógicas
Complejidad creciente de diseños hace necesario buscar nuevos niveles de abstracción por sobre las puertas discretas Alternativas de mayor escala de integración
MSI (Medium-Scale Integration) LSI (Large-Scale Integration) Funciones más complejas, sin aumentar las conexionesexternas

Implementaciones alternativas
Implementaciones alternativas de funciones booleanas
Uso de bloques estandarizados
Codificadores y decodificadores Multiplexores y demultiplexores

Bloques estandarizados
Semi-sumador Sumador completo Sumador con propagación de acarreo Sumador con acarreo anticipado Comparador Codificador Decodificador Multiplexor Demultiplexor

Implementaciones ASICAlternativas Programables
PLA/PAL Memorias ROM

Circuito semi-sumador
A 0 0 1 1 B 0 1 0 1 Cout 0 0 0 1 Suma 0 1 1 0

Circuito sumador completo
Cin 0 0 0 0 1 1 1 1 A 0 0 1 1 0 0 1 1 B 0 1 0 1 0 1 0 1 Cout Sum 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1

©Mario Medina C.

1

Sistemas Digitales

Circuito sumador completo

Circuito sumador completo
Construido con dos semi-sumadores

Sumadoresen paralelo
Sumador de 2 bits

Sumador paralelo de 4 bits

Sumador paralelo de 4 bits (74LS283)

Retardos de propagación, 74LS283

©Mario Medina C.

2

Sistemas Digitales

Sumador paralelo de 8 bits

Sumador paralelo de 16 bits

4 sumadores paralelos de 4 bits en cascada
Retardo de propagación aumenta linealmente

Retardo de propagación, sumador de 4 bits

Sumador deanticipación de acarreo
Llamado también carry-lookahead adder Acarreo puede ser
Generado: si entradas A y B a un sumador son 1
Cg = AB

Propagado: si el acarreo de entrada Cin se refleja en un acarreo de salida, lo que ocurre si al menos una de las entradas es 1 y Cin es 1
Cp = A + B Cout = Cg + CpCin

Acarreos generados y propagados
generado propagado propagado propagado

Sumador deanticipación de acarreo

©Mario Medina C.

3

Sistemas Digitales

Circuito de anticipación de acarreo

Circuito comparador de 4 bits 7485

Circuitos comparadores en cascada

Codificadores
Bloque de 2n entradas y n salidas
Se llama codificador 2n-a-n o de n bits

Transforma la única entrada activa a algún código (Binario, Gray, BCD, etc.)

⎧i si x i = 1 y E = 1 y (x k = 0 ∀ k ≠ i) z=⎨0 e.o.c ⎩

Codificadores
Sólo una entrada puede estar activa a la vez Entrada E es una señal de control, no de datos
Habilita o deshabilita el bloque Deshabilitación deja todas las salidas en alto o bajo, dependiendo de la lógica definida para el bloque

Codificador de prioridades
Codifica la entrada de mayor prioridad que está activa
Puede haber más de una entrada activa a la vezNecesario establecer prioridad entre las entradas Salida adicional indica si no existen entradas activadas

©Mario Medina C.

4

Sistemas Digitales

Codificador de prioridades
Salidas abc codifica entrada activa de mayor prioridad
Entrada y7 tiene mayor prioridad que y0

Codificador de prioridades 74LS148
8 entradas activas bajas 3 salidas activas bajas HPRI: entrada de más alto valortiene prioridad EI: activación activa baja EO y GS: salidas activas bajas para conexión en cascada

Salida d indica que hay una entrada activa
y0 0 1 X X X X X X X y1 0 0 1 X X X X X X y2 0 0 0 1 X X X X X y3 0 0 0 0 1 X X X X y4 0 0 0 0 0 1 X X X y5 0 0 0 0 0 0 1 X X y6 0 0 0 0 0 0 0 1 X y7 0 0 0 0 0 0 0 0 1 a 0 0 0 0 0 1 1 1 1 b 0 0 0 1 1 0 0 1 1 c 0 0 1 0 1 0 1 0 1 d 0 1 1 1 1 1 1 1 1Codificador de prioridades 16a-4 en cascada

Decodificadores
Bloque de n entradas y 2n salidas
Se llama decodificador n-a-2n Función inversa a codificador Activa una de las salidas en función del valor de las entradas
Demás salidas inactivas o complementadas Señales de salida mutuamente excluyentes

⎧1 si x = i y E = 1 zi = ⎨ 0 e.o.c ⎩

Implementación decodificador 2-a-4

Decodificador...