Circuito Medio Sumador y semiSumador

TRABAJO FINAL

CIRCUITOS LOGICOS

PROFESOR: GUILLERMO GAYTAN

LUIS ALBERTO GUTIERREZ CARRIZALES

MATRICULA: 1518124

AULA: 207 GRUPO: 452

Sumador Medio
El circuito combinacional que realiza la suma de dos bits se denomina sumador medio. La figura 3.9.1 muestra el símbolo lógico de sumador medio. En el circuito las entradas son A y B y la salida S corresponde a la sumay Cout al acarreo de salida (Ver lección 1.4.).

Figura 3.9.1. Símbolo lógico del sumador medio
La tabla de verdad 3.9.1. está dada por las reglas de la suma binaria.
X | Y | Cout | S |
0 | 0 | 0 | 0 |
0 | 1 | 0 | 1 |
1 | 0 | 0 | 1 |
1 | 1 | 1 | 0 |
Tabla 3.9.1. Tabla de verdad del sumador medio
La salida obtenida a partir de la tabla de verdad es:
X + Y = CoutS
El bit de acarreo Cout es 1, sólo cuando A y B tienen el valor de 1; por tanto entre A y B se puede establecer una operación AND:
Cout = A·B
El bit de suma S es 1, sólo si las variables A y B son distintas. El bit de acarreo es 0 a no ser que ambas entradas sean 1. Por consiguiente, la salida S puede expresarse en términos de la operación OR – Exclusiva:
S = A’·B + A·B = A  B
El circuitose muestra en la figura 3.9.2.

Sumador Completo
El sumador completo acepta dos bits y un acarreo de entrada y genera una suma de salida junto con el acarreo de salida. La tabla 3.9.2. muestra la tabla de verdad del sumador completo. Las entradas A, B y Cin denotan al primer sumando, el segundo sumando y el acarreo de entrada. Las salidas S y Cout representan a la suma y el acarreo de salida.A | B | Cin | Cout | S |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 0 | 1 |
0 | 1 | 0 | 0 | 1 |
0 | 1 | 1 | 1 | 0 |
1 | 0 | 0 | 0 | 1 |
1 | 0 | 1 | 1 | 0 |
1 | 1 | 0 | 1 | 0 |
1 | 1 | 1 | 1 | 1 |
Tabla 3.9.2. Tabla de verdad del sumador completo
La salida S en la tabla de verdad corresponde a la operación OR- Exclusiva:
S = A·B’·Cin’ +A’·B·Cin’ + A·B·Cin + A’·B’·Cin
S = Cin’·(A·B’ + A’·B) + Cin ·(A·B + A’·B’)
S = Cin’·(A·B’ + A’·B) + Cin ·(A’·A + A’·B’ + A·B + B·B’)
S = Cin’·(A·B’ + A’·B) + Cin ·((A’ + B)·(A + B’))
S = Cin’·(A·B’ + A’·B) + Cin ·((A·B’)’·(A’·B)’)
S = Cin’·(A·B’ + A’·B) + Cin ·(A·B’ + A’·B)’
S = (A  B)Cin
El mapa de karnaugh de la salida Cout se muestra en la figura 3.9.3.

Figura 3.9.3. Mapa para la salidaCout de un Sumador Completo.
La salida Cout está dada por:
Cout = A·B + A·Cin + B·Cin
El circuito se muestra en la figura 3.9.4.

Figura 3.9.4. Circuito Lógico del Sumador Completo.

http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/030901.htm

Sumador y Restador de Cuatro Bits
Las operaciones aritméticas se pueden implementar mediante circuitos lógicos. El nivel desencillez obtenido en los circuitos está dado por la técnica de diseño utilizada. La implementación de una unidad aritmética que realice las operaciones de suma y resta en un sólo circuito, es más simple comparándola con una de dos circuitos para las mismas funciones. En la lección se verán los métodos de diseño de circuitos lógicos para sumar y restar números binarios de cuatro bits.
La suma de dosnúmeros binarios de cuatro bits se realiza de derecha a izquierda, teniendo en cuenta los correspondientes posiciones significativas y el bit de arrastre (acarreo Cinx). El bit de arrastre generado en cada posición se utiliza en la siguiente posición significativa. La figura 3.10.1. muestra la suma de dos números de cuatro bits.

Figura 3.10.1. Suma binaria de cuatro bits
En un sumador completo,la suma de un par de bits genera un bit de acarreo. Un sumador de 2 números de n bits se puede implementar de la forma descrita a continuación. Los bits de la posición menos significativa se suman con un acarreo inicial de 0, generando el bit de suma y el de acarreo. El bit de acarreo generado es usado por el par de dígitos en la siguiente posición significativa. La suma se propaga de...