Circuitos Digitales

Laboratorio 3
Laboratorio 3

Circuitos Digitales

26/09/2012
Circuitos Digitales

26/09/2012
FLORES AROSTE ALBERTH CODIGO: 11200071
CIRCUITOS COMBINACIONALES, GENERADORES DE PARIDAD, COMPARADORES Y SUMADORES

FLORES AROSTE ALBERTH CODIGO: 11200071
CIRCUITOS COMBINACIONALES, GENERADORES DE PARIDAD, COMPARADORES Y SUMADORES

CUESTIONARIO PREVIO
1. Uncircuito combinacional posee cuatro variables binarias de entrada y sus salidas adoptan el nivel lógico “1” cuando la combinación NO pertenece al código BCD natural determinar:

a) Su tabla de verdad

INTERPRETACION: según lo que nos dice el problema podemos interpretar que la función tomara el valor de “0” para los valores canónicos del 0 al 9 ya que estos pertenecen al código BCD natural.Por el contrario el resto (10 al 15) que no pertenece al código natural tomara los valores de “1”

# | A | B | C | D | S |
0 | 0 | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 0 | 1 | 0 |
2 | 0 | 0 | 1 | 0 | 0 |
3 | 0 | 0 | 1 | 1 | 0 |
4 | 0 | 1 | 0 | 0 | 0 |
5 | 0 | 1 | 0 | 1 | 0 |
6 | 0 | 1 | 1 | 0 | 0 |
7 | 0 | 1 | 1 | 1 | 0 |
8 | 1 | 0 | 0 | 0 | 0 |
9 | 1 | 0 | 0 | 1 | 0 |
10 | 1 | 0 |1 | 0 | 1 |
11 | 1 | 0 | 1 | 1 | 1 |
12 | 1 | 1 | 0 | 0 | 1 |
13 | 1 | 1 | 0 | 1 | 1 |
14 | 1 | 1 | 1 | 0 | 1 |
15 | 1 | 1 | 1 | 1 | 1 |

b) Las expresiones canónicas de producto de sumas y suma de productos

De la tabla se puede obtener:

* Expresión canónica de suma de productos:

f= (10,11,12,13,14,15)

De la cual se desprende:

* Expresión canónica de productode sumas:

f= (10,11,12,13,14,15)

f= (0,1,2,3,4,5,6,7,8,9)

c) Las tablas de Karnaugh

De la suma de productos


ab cd | 00 | 01 | 11 | 10 |
00 | 0 | 1 | 3 | 2 |
01 | 4 | 5 | 7 | 6 |
11 | 12 1 | 13 1 | 15 1 | 14 1 |
10 | 8 | 9 | 11 1 | 10 1 |



Del productode sumas

ab cd | 00 | 01 | 11 | 10 |

d) Las expresiones mínimas y su implementación física mediante un circuito con puertas NAND o mediante un circuito de nivel dos con compuertas NOR

Se obtendrá las siguientes expresiones mínimas:

* f=cd+ca

* f=c+ad

La expresión será equivalente ah:
* f= cd+ca=cd+a= c+(d+a)
+ad
v
a)

2. Expliqueel funcionamiento de un circuito generador de paridad. Explique el caso de paridad par o impar

En los sistemas de transmisión y recepción de datos es necesario que la información transmitida no posea errores, por ello es que los bits deben ser chequeados esto se realiza mediante un generador de paridad.

UN GENERADOR DE PARIDAD: Es un dispositivo que permite, por medio de un bit de paridadañadido a una serie de bits que contienen información, detectar un error al momento de transmitirla. El bit de paridad será un 1 si el número total de 1 es impar.

Para ello, se consigue que el número total de unos sea par o impar. Así, si el número de bits total es par se denomina paridad par (el bit de paridad será un 0 y el número total de 1 a transmitir es par), y si es impar, se denominaparidad impar (el bit de paridad será un 1 y el número total de 1 es impar).

Cuando el código se transmite, el receptor decodifica la información y la valida a través de un comprobador de paridad. En el caso de que el resultado de la suma de la paridad sea par (es decir, 0), el receptor entenderá que la cadena de bits no posee error, pero si la suma es impar (es decir, 1), el receptor verá que lacadena de bits posee un error de transmisión
3. Para el circuito del sumador completo de 1 bit, escribir su tabla de verdad y la funciones Ci+1, Si

# | ai | bi | Ci | Ci+1 | Si |
0 | 0 | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 1 | 0 | 1 |
2 | 0 | 1 | 0 | 0 | 1 |
3 | 0 | 1 | 1 | 1 | 0 |
4 | 1 | 0 | 0 | 0 | 1 |
5 | 1 | 0 | 1 | 1 | 0 |
6 | 1 | 1 | 0 | 1 | 0 |
7 | 1 | 1 | 1 | 1 | 1 |...