Circuitos Lógicos MSI

1

Práctica 7:
Circuitos Lógicos MSI – Implementación de
una Solución a un Problema Planteado
Jonathan M. Blandín, Universidad de Cuenca

Resumen—Este documento presenta una práctica en la cual se
ha realizado un sistema de comparación de 2 números de 3 bits
con visualización mediante Displays, para luego implementar un
código en VHDL del comparador 7485 junto con el decodificador
7447 yvisualizar en la FPGA.
Palabras Clave—7485, 7447, Bits, Código, Comparador,
Decodificador, Display, FPGA, Números, Programación,
Sistema, VHDL, Visualización.

I. TEMA
Ircuitos lógicos MSI – Implementación de una Solución a
un Problema Planteado.

C

II. OBJETIVOS
A. Objetivo General
 Diseñar e implementar soluciones electrónicas digitales, de
acuerdo
a
requerimientos
o
condiciones
de
funcionamiento.
B.Objetivos Específicos
 Plantear una solución a un problema planteado, utilizando
los conocimientos de lógica combinacional y circuitos
lógicos MSI, para el diseño de sistemas electrónicos
digitales.
 Emplear correctamente las hojas características de los
circuitos integrados empleados.
 Adquirir destreza en el diseño e implementación de
sistemas digitales.

III. MATERIALES
 1 Display de 7segmentos (ánodo común)
 1 Display de 7 segmentos (cátodo común)
 20 Resistencias de 330Ω
Documento recibido el 26 de Octubre de 2015. Este proyecto se realizó en
la Universidad de Cuenca, en la Escuela de Electrónica y
Telecomunicaciones.
J. M. Blandín estudia en la en la Universidad de Cuenca, en la Escuela de
Electrónica y Telecomunicaciones, Av. 12 de Abril y Agustín Cueva, CuencaEcuador(teléfono: 593-7 409 2219; e-mail: jonathan.blandin@ucuenca.ec)



















1 Decodificador 7447
1 Decodificador 7448
1 Comparador 7485
1 CI 7404
2 CI 7408
1 CI 7432
1 CI 74266
2 DIP switchs (4 bits)
1 Tarjeta FPGA Cyclone II de ALTERA modelo DE2
1 Software “Quartus II 13 Web Free Edition”
1 PC
Manuales de programación y configuración
1 PC
1 Fuente de alimentación (5V - DC)
1Protoboard
1 Set de cables de conexión (bananas, multipar, lagartos)
1 Pinza

IV. SUSTENTO TEÓRICO
A. Resolver la sección de ejercicios 4-16 (ejercicios 4-59 a 466) del libro guía Sistemas Digitales de Tocci. Resolver los
ejercicios para el caso de VHDL únicamente.

4-62. Modifique el diseño de VHDL de la figura 4-55, de
manera que z=1, solo cuando el valor digital sea menor que
10102.

Process(valor_digital)
Begin
If (valor_digital < 10) Then z <= 1;
Else z <= ’0’;
End If
End Process;
4-63. Modifique el código de la figura 4-55, de tal manera
que la salida z esté en BAJO solo cuando valor_digital se
encuentre entre 6 y 11 (inclusivo).
ENTITY problema4_63 IS

2
PORT(valor_digital
:IN INTERGER RANGE 0 TO 15;
Z
:OUT BIT);
End problema4_63;
ARCHITECTURE vhdl OF problema4_63 IS
BEGINPROCESS(valor_digital)
BEGIN
IF (valor_digital > 5) AND valor_digital < 12 Then
Z<= ‘1’;
ELSE
Z<=’0’;
END IF;
END PROCESS;
END vhdl;
4-64. Modifique el diseño de vhdl de la figura 4-61 para
implementar la tabla 4-1.
ENTITY problema4_64 IS
PORT( a, b, c
:IN BIT;
Y
:OUT BIT);
End problema4_64;
ARCHITECTURE vhdl OF problema4_64 IS
SIGNAL Estado :BIT_VECTOR (2 downto 0);
BEGIN
Estado <= a & b & c;PROCESS(Estado)
BEGIN
CASE Estado IS
WHEN “010” => Y <= ‘1’;
WHEN “011” => Y <= ‘1’;
WHEN “111” => Y <= ‘1’;
WHEN OTHERS => Y <= ‘0’;
END CASE;
END PROCESS;
END vhdl;

Fig. 1. Esquema del sistema de comparación mediante compuertas lógicas.

El esquema planteado básicamente consta de 3 partes: una
parte conformada por compuertas XNOR, que por su tabla de
verdad es la encargada de ver si los bits de x y y soniguales y
si lo son se encenderá un led verificando lo mismo.[1]
Otra parte del esquema es la efectuada con compuertas
AND, las mismas que realizan la comprobación de que los bits
de x son mayores a los bits de y, y de igual manera se
encenderá un led verificando el proceso.[2]
Y existe una última parte que trata de ver que si x no es
igual a y, y de igual manera, que si x no es mayor a y,...