CIRCUITOS SECUENCIALES

UNIVERSIDAD DE CORDOBA
FACULTAD DE
CIENCIAS BÁSICAS E INGENIERÍAS
PROGRAMA DE
INGENIERÍA DE SISTEMAS Y
TELECOMUNICACIONES

TEMA
CIRCUITOS SECUENCIALES
DOCENTE:
ING. CARLOS A. PIÑEREZ CALAO
Universidad de Córdoba, Comprometida con el Desarrollo Regional

Electrónica digital: bloques secuenciales
• Introducción

• Biestables
 Biestable RS asíncrono
 Biestable RS síncrono
 Biestable JK

Biestable D
• Contadores
 Aplicaciones de los contadores

Introducción
Los circuitos secuenciales son aquellos cuya salida depende no solo de su
entrada sino de también de su evolución anterior. Para dos entradas iguales la
salida puede ser diferente.

A
Q=f(A,B,C,…,m0,m1,…)

B
C

Memoria
Variables internas
m0, m1, …
Circuito
secuencial

Introducción
Bloques MSI
Biestables:
Son circuitos que tienendos estados estables. Cada estado puede
permanecer de forma indefinida. Son circuitos con memoria.
Clasificación:
•Asíncronos, no necesita señal de sincronización para cambiar la salida
•Síncronos, necesitan una señal para validar la salida (Señal de
sincronismo o de reloj CLK)

Asíncronos:
R–S
Síncronos:
R – S, J- K, T, D, LATCH

Biestables
Inscripción Prioritaria

Biestable R-S Asíncrono
S

RQ

Q

Q

R

S

No cambia de
estado

R

S

Qt

0

0

Qt-1

0

1

1

1

0

0

1

1

0 (B.P.)
1 (I.P.)

B.P. Borrado prioritario
I.P. Inscripción Prioritaria

Borrado prioritario
R

Q
Q

S

Biestables
- Síncronos, No se ejecuta la combinación presente en la entrada hasta que no
se active una entrada adicional de sincronismo. Esta entrada se denomina reloj
CLK.
Biestable RS síncrono (señal de relojsensible por nivel): Hasta que no se activa
la señal de reloj, no cambia el estado de la salida.
CLK

R

Q

CLK
S

Señal de reloj
sensible por nivel

R

S

Q

0

0

Qt-1

0

1

1

1

0

0

1

1

0 (B.P.)
1 (I.P.)

Biestables

Biestable RS síncrono (señal de reloj sensible por flanco descendente): Hasta
que no llega el flanco descendente, (paso de 1 a 0) no cambia en estado de la
salida.
CLK

R

QS

Señal de reloj
(Flanco descendente)

R

S

Qt

0

0

Qt-1

0

1

1

1

0

0

1

1

0 (B.P.)
1 (I.P.)

Biestables
Biestable JK: La salida no cambia hasta que llega un flanco descendente de la
señal de reloj. La J es puesta a 1 y la K es la puesta a 0. Cuando las entradas J y K
se ponen a 1 la salida cambia de estado.

J

Q

K

Señal de reloj
(Flanco descendente)

CLK

J

K

Qt

0

0

Qt-1

01

0

1

0

1

1

1

Qt-1

Qt-1 No cambia de estado
Qt-1 Cambia de estado

Biestables
Biestable D: Pasa el valor presente en la entrada D a la salida cuando
llega el flanco descendente de la entrada de reloj.
D

Q

CLK

D

Q

0

0

1

1

¡ Activo por flanco !

Biestable LATCH : Pasa el valor presente en la entrada D a la salida
cuando tenemos un nivel alto en la entrada C de sincronismo.
D
CLK

¡Activo por nivel !

Q

CLK

D

Q

0

0

1

1

Biestables
Bloques MSI
Biestable J- K con entradas preset y clear asíncronas.

Preset

Clear

1

CLK

J

K

Qt

1

0

0

Qt-1

1

1

0

1

0

1

1

1

0

1

1

1

1

1

Qt-1

1

0

X

X

X

0

0

1

X

X

X

1

Contadores

Bloques MSI
Aplicaciones de Biestables

- Contadores:
Tienen una entrada de reloj genérica y n salidas binarias que
representanen cada momento el valor en binario de los pulsos que
entran por la entrada de reloj.

- Divisores de Frecuencia:
- En muchas ocasiones la frecuencia de una señal no es la
requerida para la aplicación y se hace necesario dividir la misma
- Temporizadores:
- Medida de tiempo y control de dispositivos de acción
retardada. Existen muchas aplicaciones de los temporizadores
en la electrónica digital.Contadores
Contador binario asíncrono:
“1”

“1”

“1”

Q

J

J

Q

Q

J

CLK
K

K

K
B

A

C

CLK

 f

A

0

1

0

1

0

1

0

1

0

1

 f/2

0

0

1

1

0

0

1

1

0

0

 f/4

0

0

0

0

1

1

1

1

0

0

 f/8

011

100

101

110

111

000

001

3

4

5

6

7

0

1

B

C

0

1

2

Contadores
Contador binario asíncrono de 4 bits:
CL

“1”

“1”

“1”

“1”

J CL Q

J CL Q

J CL Q

J CL Q

K...