CISC Y RISC

CISC
RISC
En un chip CISC una sola instrucción como MULT a,b está disponible. El fabricante de chips añade más y más complejos circuitos de hardware dentro de la CPU para llevar a cabo estasinstrucciones. Así que la compensación es un hardware más complejo para apoyar más simple la codificación de software.
Significa que cada instrucción es interpretada por un microprograma localizado en lamemoria
Para realizar una sola instrucción un chip CISC requiere de cuatro a diez ciclos de reloj
Instrucciones para utilizar punto flotante
Instrucciones para trabajar con diferentes modos dedireccionamiento que permitan el indexado a través de arreglos
Al usar el control microprogramado, es posible disponer de algunas de las instrucciones de lenguaje de alto nivel a nivel de lenguaje máquina.(estas instrucciones pueden ser interpretadas por el microprograma)

un procesador RISC típico tiene una capacidad de procesamiento de dos a cuatro veces mayor que la de un CISC
Debido a un conjunto deinstrucciones simplificado, éstas se pueden implantar por hardware directamente en la CPU
siguen tomando el esquema de Von Neumann.
Las instrucciones, aunque con otras características, siguen divididasen tres grupos:
Transferencia.
Operaciones.
Control de flujo
Gran número de registros de propósito general
Longitud de instrucción fija
El hecho de que la estructura simple de un procesador RISCconduzca a una notable reducción de la superficie del circuito integrado, se aprovecha con frecuencia para ubicar en el mismo, funciones adicionales:
Unidad para el procesamiento aritmético de puntoflotante.
Unidad de administración de memoria.
Funciones de control de memoria cache.
Arquitectura del tipo load-store(“Las únicas instrucciones que tienen acceso a la memoria son 'load' y 'store';registro a registro ”).
El objetivo de diseñar máquinas con esta arquitectura es posibilitar la segmentación y el paralelismo en la ejecución de instrucciones y reducir los accesos a memoria.
La CPU...