Cofiguración de Integrados

Contador con 74ls90, 74ls92 y 74ls93

La 74LS90, 74LS92 y74LS93, son contadores de onda cuadrada de 4-bit en la entrada de modulo 10, modulo 12 y modulo 16, respectivamente. Cada dispositivo consta de cuatro flip-flop  maestro/esclavo que son conectados internamente para proporcionar una sección de división por dos y un división por cinco (LS90), división por seis (LS92), o de división porocho (LS93). Cada sección tiene una entrada de reloj separada que inicia los cambios de estado del contador del alto a bajo de la de transición reloj. Los cambios de estado de las salidas Q no se producen al mismo tiempo debido a los retrasos internos de la onda. Por lo tanto, las señales decodificadas de la salida están sujetos a los picos de decodificación y no debe ser utilizado para relojes oestroboscópicos. La salida Q0 de cada dispositivo está diseñada y especificada para conducir la corriente nominal fan-out más la entrada CP1 del dispositivo.   Una compuerta AND  asincrónica  Resetmaster(MR1 • MR2) anula el reloj y  resetea (borra) todos los flip-flops. Una compuerta AND  asincrónica Set Master (MS1 • MS2) que se proporciona en el que LS90 anula los relojes y las entradas MR  ponenlas salidas a nueve (HLLH). Desde la salida de la sección de división por dos no es internamente conectada a las etapas subsiguientes, los dispositivos puede hacerse funcionar en varios modos de conteo.
74LS90
A. contador BCD- La entrada CP1 debe ser externamente conectado a la salida Q0. La entrada CP0 recibe el recuento entrante y una secuencia de cuenta BCD se produce.





74LS92
A.Modulo 12: La entrada CP1 debe conectar externamente a la salida Q0. La entrada CP0 recibe el recuento entrante y Q3 produce un simétrico dividir-por-doce salida de onda cuadrada.
74LS93
El Q0 salida debe ser externamente conectado a la entrada CP1. Los impulsos de conteo  de entrada se aplican a la entrada CP0. Divisiones simultáneas de 2, 4, 8, y 16 están realizadas en el Q0, Q1, Q2, Q3 ysalidas como se muestra en la tabla de verdad.


The SN54/74LS190 is a synchronous UP/DOWN BCD Decade (8421)
Counter and the SN54/74LS191 is a synchronous UP/DOWN Modulo-16
Binary Counter. State changes of the counters are synchronous with the
LOW-to-HIGH transition of the Clock Pulse input.
An asynchronous Parallel Load (PL) input overrides counting and loads the
data present on the Pn inputsinto the flip-flops, which makes it possible to use
the circuits as programmable counters. A Count Enable (CE) input serves as
the carry /borrow input in multi-stage counters. An Up/Down Count Control
(U/D) input determines whether a circuit counts up or down. A Terminal Count
(TC) output and a Ripple Clock (RC) output provide overflow/underflow
indication and make possible a variety ofmethods for generating
carry/borrow signals in multistage counter applications.
• Low Power . . . 90 mW Typical Dissipation
• High Speed . . . 25 MHz Typical Count Frequency
• Synchronous Counting
• Asynchronous Parallel Load
• Individual Preset Inputs
• Count Enable and Up/Down Control Inputs
• Cascadable
• Input Clamp Diodes Limit High Speed Termination Effects


LM555
TemporizadorDescripción General
El LM555 es un dispositivo muy estable para la generación de precisión
los retrasos o la oscilación. Terminales adicionales son proporcionados
iniciar o reiniciar, si lo desea. En el modo de retraso de tiempo de
operación, el tiempo es precisamente controlada por uno externo
resistencia y el condensador. Para la operación astable como oscilador,
de la frecuencia defuncionamiento libre y ciclo de trabajo son exactamente
controlado con dos resistencias externas y un condensador. El
de circuito puede ser desencadenada y reposición de formas de onda de caída, y
el circuito de salida puede generar o consumir hasta 200 mA o unidad de
Circuitos TTL.
Características
reemplazo directo para SE555/NE555 n
Timing n de microsegundos a través de horas
n opera en los modos...