Colector comun
Datos:
Vin=1 V.
ΔV≈1.
RL=1 KΩ.
Transistor=2N3904 NPN
βmín=60
Fmín=1 Khz.
Condiciones para la señal de salida:
1.- Vinp≤IE(RE‖RL)2.- VCE≥Vop+VSAT
Vinp≥1 para estabilidad térmica
VERE≥Vinp(RE‖RL)
VE≥VinpRE(RE‖RL)
Posibles casos:
RE=RL=1kΩ
RE‖RL=RE2
Vinp≥2Vinp (por el factor de tolerancia)Vinp=2.4 V.
Escojo esta opción pues es la más óptima para este diseño
RE≫RL se recomienda RE=10RL
RE‖RL≅RL
Vinp≥10Vinp
Vinp=12 V.
RE≪RL se recomienda RE=RL10
RE‖RL≅RE
Vinp≥VinpVE≥1.2 V.
Desarrollo:
IE=VERE
IE=2.41k
IE=2.4 mA
VE=2.4 V
VB=3.1 V
IB=IEβ+1=24mA61
IB=0.039 mA
IC=IE-IB
IC=2.37 mA
re=26 mVIE
re=26 mV2.4 mA
re=10.83 Ω
VCC=VCVCE≥Vinp+VSAT
VCE≥1+5
VCE≥6 V
VCE=6 1.2 factor de tolerancia
VCE=7.2 V
VCE=VC-VE
VC=7.2+2.4
VCC=VC=9.6 V
I2≫IBmax
IBmax=ICβmin
IBmax=2.4 mA61
IBmax=0.039 mAI2=10IBmax=0.39 mA
VRB2=VE+0.7
VRB2=3.1 V
RB2I2=3.1
RB2=3.10.39mA
RB2=7.95 KΩ
Comercial : 8.2 KΩ
RB2=8.2 KΩ
VRB1=VCC-VB
VRB1=9.6-3.1
VRB1=6.5 V.
I1=I2+IB
I1=0.39mA+0.039 mA
I1=429 uA
RB1I1=VRB1
RB1=6.5429 u
RB1=15.15 KΩ
RB1=15KΩ (Resistencia comercial)
Capacitores:
Zin=Rth‖ZinT
ZinT=hfe+1(RE+re)
ZinT=61(500+10.83
ZinT=31.16k KΩZin=5.3k‖31.16k
Zin=4.53 KΩ
XCBmax≪Zin
12πfmínCB≪Zin
CB≫12πfmínZin
CB≫12π1k(4.53k)
CB≫0.035 uF
CB=4 uF comercial 4.7 uF
XCLmax≪RL
12πfmínCL≪RL
CL≫12πfmínRLCL≫12π1k(1K)
CL≫0.16 uF
CL=16 uF comercial 18 uF
Datos Finales del Diseño:
SIMULACIÓN EN DC:
V. Emisor (canal A) y v. ColectorV. Base (Canal A)y V. Colector-Emisor
Simulación en AC:
Vin-Vo
ΔV=980.992999.845=0.98
V. Emisor (canal A) y v. Colector
V. Base (Canal A)y V....
Regístrate para leer el documento completo.