Combinacionales Msi

FACULTAD DE INGENIERÍA - DEPARTAMENTO DE ELECTRÓNICA
CARRERA: ING. ELECTRÓNICA - ÁREA DIGITALES
TÉCNICAS Y DISPOSITIVOS DIGITALES I (Plan 2003)
RESOLUCIÓN GUÍA TP N° 5: COMBINACIONALES MSI II
1) Determine el tamaño de la ROM mínima requerida para realizar un circuito que
convierta un número binario de 6 bits a BCD de dos dígitos. Por ejemplo, el binario
100001 se convierte al BCD 0011-0011,que es el decimal 33. Especifique la Tabla de
Verdad de la ROM. Observe que hay dos bits en el número de salida que no es
necesario generar con la ROM.
Tabla de Verdad:
N° de 6 bits
A4 A3 A2 A1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1

A0
0
1
0
1

D7
0
0
0
0

decenas
D6 D5
0
0
0
0
0
0
0
0

D4
0
0
0
0

D3
0
0
0
0

unidades
D2 D1
0
0
0
0
0
10
1

0
1
2
3

A5
0
0
0
0

D0
0
1
0
1

31

0

1

1

1

1

1

0

0

1

1

0

0

0

1

63

1

1

1

1

1

1

0

1

1

0

0

0

1

1

Resulta:
D7 = 0 y D0 = A0 en todos los casos =>el circuito queda así:
A0
A1
A2
A3
A4
A5

D0
D1
D2
D3
D4
D5
D6
D7

ROM
32 X 6

2) Indique el tamaño de la ROM queemplearía para configurar un multiplexor doble de
4 entradas de datos, con entradas de selección comunes.
D0
D1
D2
D3

D4
D5
D6
D7

F1

M2

F2

S1S0

S1
0
0
0
0

S0
0
0
0
0

D7
X
X
X
X

D6
X
X
X
X

D5
X
X
X
X

D4
0
0
1
1

D3
X
X
X
X

D2
X
X
X
X

D1
X
X
X
X

D0
0
1
0
1

F1
0
0
1
1

F2
0
1
0
1

0

1

X

X

0X

X

X

0

X

0

0

1

M1

0

X

0

X

X

X

0

X

X

0

0

1
1
1
1

1
1
1
1

0
0
1
1

X
X
X
X

X
X
X
X

X
X
X
X

0
1
0
1

X
X
X
X

X
X
X
X

X
X
X
X

0
0
1
1

0
1
0
1

Tamaño de la ROM: 1024 palabras x 2 bits c/u.

Generated by Foxit PDF Creator © Foxit Software
http://www.foxitsoftware.comFor evaluation only.

3) Diseñe
a)
b)
c)
d)

un convertidor de código BCD natural a Exceso-3 mediante:
Una red lógica NAND de dos niveles;
una PLA y 1 inversor;
una PROM;
una PAL y 1 inversor.

Se dispone a la entrada de las variables en su forma directa y negada. Especifique las
dimensiones mínimas de la entrada, salida y número de términos producto de su PLA y
PAL. Dimensione laPROM mínima necesaria.

0
1
2
3
4
5
6
7
8
9

A
0
0
0
0
0
1
1
1
1
1

Entradas
B
C
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
0
0
0
0

D
0
1
0
1
0
1
0
1
0
1

AB
CD 0
0
00
1
01
11
10
1

Mapa E0
01 11

AB
CD 0
0
00
01
1
11
1
10
1

Mapa E2
01 11

1

1

1

*
*
*
*

*
*
*
*

E3
0
0
0
0
0
1
1
1
1
1

10
1

*
*
1
0
1

*
*

Salidas
E2 E1
0
1
1
0
1
0
1
1
1
1
0
0
0
0
0
1
0
1
1
0

E0(A,
E1(A,
E2(A,
E3(A,

E0
1
0
1
0
1
0
1
0
1
0

AB
CD 0
0
00
1
01
11
1
10

Mapa E1
01 11

AB
CD 0
0
00
01
11
10

Mapa E3
01 11

b) Implementación con PLA:
4 entradas, 8 productos y 3 salidas

1
1

1
1
1

*
*
*
*

*
*
*
*

B,B,
B,
B,

C,
C,
C,
C,

1
0
1

D)
D)
D)
D)

=
=
=
=

mi(0,
mi(0,
mi(1,
mi(5,

2,
3,
2,
6,

4,
4,
3,
7,

6,
7,
4,
8,

8)
8)
9)
9)

a)

E0  D

*
*

E 1  C D  CD  C D .CD

1
0
1
1

E 2  B D  BC  B C D 

*
*

B D . B C .B C D
E3  A  BD  BC  A.BD.BC

d) Implementación con PAL:
4 entradas y 3 salidas con 3 productos c/uNo se necesita compartir términos

En ambos casos se requiere 1
inversor

c) Implementación con PROM:
4 entradas (16 productos) y 4 salidas

4) Implante las siguientes funciones mediante:
a) Un decodificador 4 a 16 y compuertas lógicas;
b) una PLA de 4 entradas, 8 productos y 3 salidas;
c) una ROM de 4 bits de entrada y 4 salidas;
d) una PAL de 4 entradas y 3 salidas con 3...