Comparación familias lógicas

TTL
Esta es la familia de lógica bipolar de mayor éxito, sus siglas significan Transistor-Transistor-Logic, es decir, lógica transistor-transistor. Fue introducida en los 60’ y actualmente es en realidad una familia de familias lógicas las cuales son compatibles entre si pero difieren en velocidad, consumo de potencia y costo.
Su estructura esta basada en transistores de unión bipolar (BJT’s)y resistencias y tanto su lógica como la etapa amplificadora son realizadas por transistores (de ahí su nombre), esto significa que se obtienen corrientes de entrada mucho más grandes.
En contraste con sus predecesores RTL (Resistor-Transistor logic) y DTL (Diode-transistor logic), la familia TTL usa transistores no solo para amplificar las salidas, sino que también para aislar las entradas.El concepto fundamental del TTL es aislar las entradas con una conexión de un transistor en base común y amplificar la función usando una conexión de emisor común. En la siguiente imagen se muestra que la base del transistor de salida es puesta en alto solo por la unión base-colector del transistor de entrada polarizado directamente:

Los niveles lógicos para todos los circuitos TTLestandarizados son considerados como bajo (LOW) cuando se encuentran entre 0v y 0.8v respecto a la terminal de tierra y se consideran en alto (HIGH) cuando oscilan entre 2.0v y 5.0v
Compuerta básica NAND
La función NAND se puede separar en tres etapas:
* Compuerta AND basada en diodos y protección de entrada
* Recortador de fase
* Etapa de salida

A continuación el diagrama correspondientea la compuerta NAND y sus etapas:

En el diagrama anterior se puede apreciar que la etapa de salida tiene dos transistores, Q4 y Q5, y que solo uno de ellos se encuentra en alto en todo momento.
La operación funcional de la compuerta NAND TTL se resume a continuación, en la cual se observa que si se cumple la función NAND:

ECL
Esta familia lógica llamada Emitter-Coupled Logic (lógica deacoplamiento por emisor) , la cual es también conocida como Current-Mode logic (CML), no produce un gran cambio entre los niveles bajo y alto, el cual es de menos de 1 volt, e internamente cambia entre dos rutas posibles, dependiendo del estado de salida, lo que coloca a esta familia entre las mas rápidas, consiguiendo retardos de propagación tan cortos como 1ns en sus inicios, y en las familias masmodernas llegando por debajo de los 500 ps
La clave para reducir el retardo de propagación en las familias de lógica bipolar, es prevenir que los transistores que configuran el circuito entren en saturación. Este es el objetivo principal de la lógica ECL.
La idea básica de la lógica ECL es ilustrada por medio de la figura siguiente, donde se tiene un circuito inversor. Este circuito tiene tantouna salida inversora (OUT1) como una no inversora (OUT2). Dos transistores son conectados como un amplificador diferencial con una resistencia común de emisor.

CMOS
Los circuitos lógicos CMOS están basados principalmente en transistores MOS, los cuales pueden ser modelados como resistencias controladas por voltaje. Como se muestra en la siguiente figura, un voltaje de entrada aplicado en unaterminal, controla la resistencia entre las dos terminales restantes, lo que se aprovecha en la lógica digital de forma que su resistencia es siempre muy alta (quedando el transistor en el estado apagado) o muy baja (quedando en el estado encendido):

Dependiendo de la función lógica a implementar, se utilizan dos circuitos uno basado en transistores NMOS y el otro basado en transistores PMOS,los cuales se refieren al tipo de material semiconductor usado para las terminales controladas por resistencia. Estos son configurados de forma que en el estado de reposo, el consumo de energía es solamente el equivalente a las corrientes parásitas. Para ambos tipos de transistores, sus terminales son llamadas gate, source y drain y a continuación se presentan sus respectivos símbolos:

(a)...