Compuertas Logicas
0 | 0 | Mantiene estado |
0 | 1 | Desplaza dcha. |
1 | 0 | Desplaza izda. |
1 | 1 | Carga en paralelo |
Comportamiento del 74ls194.
Dondeel desplazamiento a derecha es de Q0 a Q1, Q1 a Q2... y a la izquierda de Q3 a Q2, Q2 a Q1... En ambos casos el bit “vacío” se carga con un ‘1’.
Como pulso de reloj se utilizará el de salidadel 221, a la pata 11 del 74ls194, CP (clock pulse).
Interruptores P4 a P7 del entrenador Out 221 5VCPS1S0DSRDSLMRD3D2D1D0Q3Q2Q1Q074LS194
Montaje para comprobar el funcionamiento del74ls194.
DSL y DSR, (data serial left y right, respectivamente) son las patas 7 y 2 del chip. Las salidas Q0 a Q3 se pueden observar de nuevo con LEDS.
En último lugar, conectar la salida Q0del 74LS90 en la pata 9 del 74LS194 (S0), y la salida Q3 en la pata 10 (S1). Como palabra en las entradas en paralelo, colocar una cuyos primero y último bit sean ‘0’ (¿por qué?).
Mientras elcontador trabaja, S1 y S0 pasan por diferentes estados, que se reflejan en la tabla 2, (en la cual Q3 a Q0 son las salidas del contador):
Q3 | Q2 | Q1 | Q0 | Salida del 74ls194 |
0 |0 | 0 | 0 | Nada |
0 | 0 | 0 | 1 | Desplaza derecha |
0 | 0 | 1 | 0 | Nada |
0 | 0 | 1 | 1 | Desplaza derecha |
0 | 1 | 0 | 0 | Nada |
0 | 1 | 0 | 1 |Desplaza derecha |
0 | 1 | 1 | 0 | Nada |
0 | 1 | 1 | 1 | Desplaza derecha |
1 | 0 | 0 | 0 | Desplaza izda. (no visible) |
1 | 0 | 0 | 1 | Carga en paralelo P3P2P1P0 |
Regístrate para leer el documento completo.